(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2004 年10 月14 日 (14.10.2004)

PCT

(10) 国際公開番号 WO 2004/088623 A1

(51) 国際特許分類7: G09G 3/30, 3/28, 3/20, H05B 33/14

(21) 国際出願番号:

PCT/JP2003/014042

(22) 国際出願日:

2003年10月31日(31.10.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

2003年10月27日(27.10.2003) JP


(71) 出願人 *(*米国を除く全ての指定国について*)*: シャープ株式会社 (SHARP KABUSHIKI KAISHA) [JP/JP]; 〒545-8522 大阪府 大阪市 阿倍野区長池町 2 2 - 2 2 Osaka (JP).

- (72) 発明者; および
- (75) 発明者/出願人 *(*米国についてのみ*)*: 沼尾 孝次 (NU-MAO,Takaji) [JP/JP]; 〒630-8115 奈良県 奈良市 大宮町 2-4-1 5-9 0 7 Nara (JP).
- (74) 代理人: 原 謙三、外(HARA, Kenzo et al.); 〒530-0041 大阪府 大阪市 北区天神橋 2 丁目北 2 番 6 号 大和南 森町ビル 原謙三国際特許事務所 Osaka (JP).
- (81) 指定国 (国内): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

/続葉有/

(54) Title: DISPLAY DEVICE AND DRIVE METHOD THEREOF

(54) 発明の名称: 表示装置およびその駆動方法



(57) Abstract: A switching transistor (3) is connected between a gate terminal and a drain terminal of a drive TFT (1). A first capacitor (2) is connected between the gate terminal and a source terminal of the drive TFT (1). The drive TFT (1) has a current control terminal connected to a first terminal of a second capacitor (7). A second terminal of the second capacitor (7) is connected to the drain terminal of the drive TFT (1) via a switching transistor (9) and to a predetermined voltage line Va via a switching transistor (8). This configuration can suppress irregularities of current value flowing in a current drive light emitting element during a non-selection period caused by irregularities of the threshold value voltage/movement degree of the drive TFT in a display device having a current drive light emitting element such as an organic EL display device.

(57) 要約: 駆動用TFT1のゲート端子とドレイン端子との間にスイッチ用トランジスタ3を接続し、駆動用TFT1のゲート端子とソース端子との間にスイッチ用トランジスタ3を接続し、駆動用TFT1の電流を開御端子に第2コンデンサ7の第1端子を接続し、駆動用TFT1の第2コンデンサ7の第2端子を、駆動用TFT1のまた接続し、かつ所定電圧線Vaとの間にスイッチ用トランジスタ8を介して接続する。これには乗り、有機EL表示装置など、電流駆動発光素ではよる、な動度のばらつきによる、非選択期間の電流駆動できる。



(84) 指定国 (広域): ARIPO 特許 (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア特許 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR), OAPI 特許 (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。 WO 2004/088623

1

PCT/JP2003/014042

明 細 書

表示装置およびその駆動方法

技術分野

5

10

15

20

本発明は、有機EL (Electro Luminescence) ディスプレイやFED (Field Emission Display) 等の電流駆動素子を用いた表示装置およびその駆動方法に関する。

背景技術

近年、有機ELディスプレイやFED等の電流駆動発光素子の研究開発が活発に行われている。特に有機ELディスプレイは、低電圧・低消費電力で発光可能なディスプレイとして、携帯電話やPDA(Personal Digital Assistants)などの携帯機器用として注目されている。

この有機 E L ディスプレイ用の電流駆動画素回路構成として、
"Active Matrix PolyLED Displays" (M.T. Johnson et al., I DW '
0 0, 2000, p. 235-238) および WO 99/65011 (国際公開日1999年
1 2月16日) に示された回路構成を図22に示す。

図22に示す回路構成では、駆動用TFT (Thin Film Transistor) 101のソース端子は電源配線Vsへ接続され、駆動用TFT101の ゲート端子はコンデンサ104を介して電源配線Vsへ接続されている。 駆動用TFT101のドレイン端子と有機EL素子103の陽極との間にはスイッチ用TFT102が配置され、有機EL素子103の陰極は 共通配線Vcomに接続されている。

10

15

20

また、駆動用TFT101とスイッチ用TFT102との接続点には選択用TFT106とスイッチ用TFT105とが接続されている。選択用TFT106のソース端子はソース配線Sjへ接続され、スイッチ用TFT105のソース端子は駆動用TFT101のゲート端子へ接続されている。

この構成では、走査配線GiにLowの信号が与えられる場合(選択期間)、スイッチ用TFT102がOFF状態となり、選択用TFT106とスイッチ用TFT素子105とがON状態となる。この場合、電源配線Vsより駆動用TFT101および選択用TFT106を介してソース配線Sjへ電流を流すことができる。このときの電流値をソース配線Sjに繋がる図示しないソースドライバ回路の電流源で制御すれば、駆動用TFT101へそのソースドライバ回路で規定された電流値が流れるように駆動用TFT素子101のゲート電圧が設定される。

また、走査配線GiにHighの信号が与えられる場合(非選択期間)、選択用TFT106とスイッチ用TFT105とがOFF状態となり、スイッチ用TFT102がON状態となる。この非選択期間においては、上記選択期間においてソース配線Sjから駆動用TFT素子101のゲートに対して設定された電位がコンデンサ104にて保持される。このため、非選択期間において、駆動用TFT101にて設定された電流値を有機EL素子103へ流すことができる。

また、これに類似した電流駆動画素回路構成として、"Polysilicon TFT Drivers for Light Emitting Polymer Displays" (Simon W-B. Tam et al., IDW '99, 1999, p.175-178) および WO 98/48403 (国際公開日1998年10月29日)で示された画素回路構成を図23に示

す。

5

10

15

20

図23の回路構成では、駆動用TFT108のソース端子とゲート端子との間にコンデンサ111が配置され、ゲート端子とドレイン端子との間にスイッチ用TFT112が配置され、そのドレイン端子に有機EL素子109の陽極が配置されている。そして、駆動用TFT108のソース端子と電源配線Vsとの間にスイッチ用TFT107が配置され、ソース配線Siとの間に選択用TFT110が配置されている。

これら選択用TFT110およびスイッチ用TFT107, 112の ゲート端子には各々制御配線Wi, Ri, 走査配線Giが接続されている。

この画素回路構成の動作を、図24に示すタイミングチャートを用いて以下に説明する。このタイミングチャートは、制御配線Wi, Ri、 走査配線Giおよびソース配線Sjの各配線に与えられる信号のタイミングを示している。

図24では時間0~3 t 1 が選択期間を示しており、該選択期間において制御配線Riの電位はHigh(GH)となっており、スイッチ用TFT107をOFF状態とする。また、同時に制御配線Wiの電位はLow(GL)となっており、選択用TFT110をON状態とする。これにより、選択期間では、ソース配線Sjから選択用TFT110および駆動用TFT108を介して有機EL素子109~電流が流れる状態となる。

この選択期間において、時間 0~2 t 1の期間では、走査配線 G i の電位は H i g h となっており、スイッチ用 T F T 1 1 2 を O N 状態とするため、ソース配線 S i に繋がる図示しないソースドライバ回路から有

10

15

20

機EL素子109〜電流が流れる。このとき、駆動用TFT108のゲート電位は、上記ソースドライバ回路で規定された電流値が流れるよう設定される。

そして、時間2t1~3t1の期間では、スイッチ用TFT112はOFF状態とされるが、駆動用TFT108のゲート電位はコンデンサ111によって保持され、この期間においてもソース配線Sjから有機EL素子109~電流が流れる。

時間3 t 1以降(非選択期間)では、スイッチ用TFT110をOFF状態とし、スイッチ用TFT107をON状態とする。このため、非選択期間においては、電源配線Vsより設定された電流値が有機EL素子109へ流れるよう制御される。

しかしながら、"Polysilicon TFT Drivers for Light Emitting Polymer Displays" (IDW '99, p.175-178) に示される上記画素 回路構成では駆動用TFT108の閾値電圧・移動度のばらつきにより、非選択期間において有機EL素子109を流れる電流値がばらつくという問題がある。

この電流値のばらつきの影響がどの程度あるか知るために、図23における画素回路構成で、駆動用TFT108の閾値電圧・移動度を以下の表1に示す5つの条件で振り、有機EL素子109を流れる電流値をシミュレーションで求めた。その結果を図25に示す。

〔表 1〕

5

10

15

20

	Ioled(1)	Ioled(2)	Ioled(3)	Ioled(4)	Ioled(5)
閥値電圧	平均値	下限	上限	上限	下限
移動度	平均値	下限	上限	下限	上限

図 2 5 におけるシミュレーションでは、 0 . 2 4 m s 毎に選択期間が来るよう設定し、最初の時間 0 . 2 7 m s ~ 0 . 5 1 m s の間でソース配線 S j へ電流値 0 . 1 μ Aが流れるよう設定した。それ以降は、時間 0 . 2 4 m s 毎に、ソース配線 S j へ流れる電流値を 0 . 1 μ A刻みで 0 . 9 μ Aまで増加させ、その後 0 に戻し、再度 0 . 1 μ A刻みで増加させている。

即ち、上記シミュレーションにおける最初の選択期間は、時間 0.27 0.30 m s の間であり、この選択期間においてソース配線 S j へ流れている電流値 0.1 μ Aにより駆動用 T F T 108 のゲート端子電位が規定され、その期間だけ有機 E L 素子 109 を流れる電流値が 0.1 μ Aに設定される。尚、この時のゲート電位は、その後の非選択期間 0.31 \sim 0.51 m s においても保持されているが、その非選択期間において有機 E L 素子 109 を流れる電流値は、0.12 \sim 0.13 μ A程度のばらつきを持つ。

このシミュレーションにおいて、ソース配線Sjに流した電流値(0 $\sim 0.9~\mu$ A迄の10点)を横軸にし、これらの各電流値を与えた後の非選択期間における有機EL素子 $10.9~\kappa$ れる電流値を縦軸として、そのばらつきを示したのが図2.6である。図2.6において、ソース配線S $j~0.9~\mu$ Aの電流を流した後の非選択期間では、有機EL素子1

10

15

20

09を流れる電流値は約0.95~1.12 μ A(+5%~+24%)の範囲でばらついている。

このばらつきが起きる原因は、図27に示すように選択期間(概ね270~300μ s の間)と非選択期間(それ以外の期間)とにおいて駆動用TFT108のソース・ドレイン間電圧Vsdが変化するためである。なお、図27は、上記表2において示した駆動用TFT108の5つの閾値電圧・移動度条件を用いてシミュレーションした結果を示しており、各電圧値Vsg(1)~Vsg(5)、Vsd(1)~Vsd(5)のそれぞれは、表2におけるIoled(1)~(5)の条件と一致する。

すなわち、図23の回路構成では、図27に示すように、選択期間内における電流書き込み時(図24の時間0~2t1の期間、図27では概ね時間270~290 μ sの間)はスイッチ用TFT112がON状態となるので、駆動用TFT108のソース・ドレイン間電圧Vsdはソース・ゲート間電圧Vsgと一致している。

この時の駆動用TFT108のソース・ゲート間電圧Vsgは、駆動用TFT108の閾値電圧・移動度により決まる。すなわち、閾値が1Vの場合と2Vの場合とでは、1V程度のばらつきが発生する。実際、上記シミュレーション結果では、ソース配線Sjに0. 1μAの電流を流したとき、ソース・ゲート間電圧Vsgは約1. 4 V~3. 6 Vの範囲でばらついている。

その後、スイッチ用TFT112をOFF状態とすると(概ね290 μ s 以降)、駆動用TFT108のソース・ゲート間電位は保持される が、ソース・ドレイン間電圧Vsdは変化する。

10

15

20

特に、非選択期間となった後(概ね 300μ s以降)は、ソース・ドレイン間電圧Vs dは6V程度に変化する。この電圧Vs dは、有機EL素子109の印加電圧対電流値特性により、該有機EL素子109に電流値 0.1μ Aを流すのに必要な電圧Voledにより決まる。このシミュレーションでは、電圧Voledは、

 $V \circ l e d = V s - 6 V$

程度の特性としている。また、この有機EL素子109の印加電圧対電流値特性はダイオード的な特性(印加電圧に対して電流値が指数関数的に増える)なので、有機EL素子109を流れる電流値が数割程度異なっても、駆動用TFT108のソース・ドレイン間電圧は余りばらつかない。

もし、この駆動用TFT108が理想的なFETであれば、ゲート・ ソース間電位Vsgが一定であり、

ソース・ドレイン間電圧 V s d > ゲート・ソース間電位 V s g の条件を満たす場合、ソース・ドレイン間電圧 V s d が変化しても、ソース・ドレイン間を流れる電流値は変化しない。しかし、現実のTFTでは、図28に示すように、ゲート・ソース間電位 V s g が一定であっても、ソース・ドレイン間電圧 V s d が増えれば、ソース・ドレイン間を流れる電流値も増える。なお、図28は、上記表2において示した駆動用TFT108の5つの閾値電圧・移動度条件を用いてシミュレーションした結果を示しており、各電流値 I t f t (1) ~ I t f t (5)のそれぞれは、表2におけるIoled(1)~(5)の条件と一致する。

上記図28に示す結果より、駆動用TFT108の閾値電圧・移動度

10

15

20

により、電流書き込み時のソース・ドレイン間電圧 V s d がばらつけば、 非選択期間でのソース・ドレイン間電流がばらつく。その結果、有機 E L素子109を流れる電流値も変化する。

そこで、図29に示すように、駆動用TFT108と有機EL素子109を直列に接続した回路を用い、非選択期間でのソース・ドレイン間電流がばらつきを調べた。この時、駆動用TFT108のゲート端子へ、上記図27の電流書き込み時に得られた駆動用TFT108のゲート・ソース間電位Vgdを印加し、さらに電源電圧VsーVcomを変化させ、有機EL素子109を流れる電流を上記駆動用TFT108の5つの閾値電圧・移動度条件を用いてシミュレーション結果を図30に示す。

図30では、ソース配線Sjへ0.5 μ Aの電流を供給したときの駆動用TFT108のゲート・ソース間電位Vgdを用いている。この場合、上記図27に示す電流書き込み時のソース配線Sjの電位が、駆動用TFT108の閾値電圧・移動度条件により変化し、有機EL素子109へ電流0.5 μ Aを供給するよう設定されるので、電源配線Vsの電位が一定(16V)の条件では、有機EL素子109を流れる電流値が変化してしまう。

このように、駆動用TFTの閾値電圧・移動度のばらつきにより電流書き込み時のソース・ドレイン間電圧Vsdがばらつき、結果として非選択時に有機EL素子を流れる電流値がばらつく現象は、図22に示した画素回路構成でも同様に生じる。このように、従来の画素回路構成では、駆動用TFTの閾値電圧・移動度のばらつきにより非選択期間に有機EL素子を流れる電流がばらつくといった問題がある。

本発明は、上記の問題点を解決するためになされたもので、その目的は、駆動用TFTの閾値電圧・移動度のばらつきによる、非選択期間の有機EL素子を流れる電流値ばらつきを抑えることができる表示装置を提供することにある。

5

発明の開示

本発明の第1の表示装置は、以上のように、上記駆動用トランジスタの電流制御端子と電流出力端子との間に接続される第1スイッチ用トランジスタと、上記駆動用トランジスタの電流制御端子に接続される第1コンデンサと、上記駆動用トランジスタの電流制御端子に一方の端子である第1端子が接続され、もう一方の端子である第2端子は、駆動用トランジスタの電流出力端子との間に第2スイッチ用トランジスタを介して接続され、かつ所定電圧線との間に第3スイッチ用トランジスタを介して接続されている第2コンデンサとを備えている構成である。

15

10

上記の構成を用いた画素回路構成及びソースドライバ回路構成によれば、前記回路の駆動用トランジスタの出力電流設定期間中において、第 1スイッチ用トランジスタをONした状態で駆動用トランジスタへ所定 の電流を流すことで、その駆動用トランジスタの閾値電圧・移動度のバ ラツキに対応した電流制御端子電位(電位Vxとする)が得られる。こ の電流制御端子電位は第1コンデンサに保持される。

20

またこのとき、第1のコンデンサの第1端子と第2のコンデンサの第 1端子は接続されており、第2コンデンサの第2端子は、第2スイッチ 用トランジスタをOFF、第3スイッチ用トランジスタをONとするこ とで、所定電圧線(上記所定電流を流す場合に対応した一定電位Vaと

10

15

2.0

する)に接続され、該第2コンデンサには、電位Va-Vxが保持される。以上を第1の期間とする。

次に、第2スイッチ用トランジスタをON、第3スイッチ用トランジスタをOFFとすることで、第2コンデンサの第2端子を上記駆動用トランジスタの電流出力端子(TFTのドレイン端子またはソース端子)へ接続する。このとき、初期状態として駆動用トランジスタの電流出力端子電位がVaのとき、上記駆動用トランジスタの電流制御端子電位(TFTのゲート端子)が上記電位Vxとなる。

その後、上記駆動用トランジスタへ所望の電流値を流すことで、上記駆動用トランジスタの電流制御端子電位(TFTのゲート端子)が変化する。このときの電流制御端子電位(TFTのゲート端子)は上記駆動用トランジスタの閾値電圧・移動度のバラツキに依らず、上記駆動用トランジスタの電流入力端子一電流出力端子間電位がほぼ等しい状態で上記駆動用トランジスタの電流制御端子電位(TFTのゲート端子)が設定される。

また、上記駆動用トランジスタを画素回路に配置する場合、この所定電流を電流駆動発光素子へ印加したとき、電流駆動発光素子で発生する電位ドロップは等しいので、上記駆動用トランジスタの電流入力端子ー電流出力端子間電位がほぼ等しい状態で所定の電流値を出力するよう上記駆動用トランジスタの電流制御端子電位(TFTのゲート端子)を設定できる。

このときの上記駆動用トランジスタの電流制御端子電位は第1のコンデンサと第2のコンデンサの接続を切り離す場合第1のコンデンサに、切り離さない場合第1および第2のコンデンサに保持される。以上を第

2の期間とする。

5

10

15

20

その後、上記画素回路の非選択期間において、上記駆動用トランジスタの電流入力端子一電流出力端子間電位は変化するが、その変化後の電位は上記駆動用トランジスタの閾値電圧・移動度のバラツキに依らず一定なので、上記駆動用トランジスタの電流入力端子一電流出力端子間を流れる電流値のバラツキを抑えることができる。

本発明の第2の表示装置は、以上のように、上記駆動用トランジスタの電流制御端子と電流入力端子との間に接続される第1スイッチ用トランジスタと、上記駆動用トランジスタの電流制御端子に接続される第1コンデンサと、上記駆動用トランジスタの電流制御端子に一方の端子である第1端子が接続され、もう一方の端子である第2端子は、駆動用トランジスタの電流入力端子との間に第2スイッチ用トランジスタを介して接続され、かつ所定電圧線との間に第3スイッチ用トランジスタを介して接続されている第2コンデンサとを備えている構成である。

上記の構成を用いた画素回路構成及びソースドライバ回路構成によれば、前記回路の駆動用トランジスタの出力電流設定期間中において、第 1スイッチ用トランジスタをONした状態で駆動用トランジスタへ所定 の電流を流すことで、その駆動用トランジスタの閾値電圧・移動度のバ ラツキに対応した電流制御端子電位(電位Vェとする)が得られる。こ の電流制御端子電位は第1コンデンサに保持される。

またこのとき、第1のコンデンサの第1端子と第2のコンデンサの第1端子とは接続されており、第2コンデンサの第2端子は、第2スイッチ用トランジスタをONとすることで、所定電圧線(上記所定電流を流す場合に対応した一定電位Va

10

15

20

とする)に接続され、該第2コンデンサには、電位Va-Vxが保持される。以上を第1の期間とする。

次に、第2スイッチ用トランジスタをON、第3スイッチ用トランジスタをOFFとすることで、第2コンデンサの第2端子を上記駆動用トランジスタの電流入力端子(TFTのドレイン端子またはソース端子)へ接続する。このとき、初期状態として駆動用トランジスタの電流入力端子電位がVaのとき、上記駆動用トランジスタの電流制御端子電位(TFTのゲート端子)が上記電位Vxとなる。

その後、上記駆動用トランジスタへ所望の電流値を流すことで、上記駆動用トランジスタの電流制御端子電位(TFTのゲート端子)が変化する。このときの電流制御端子電位(TFTのゲート端子)は上記駆動用トランジスタの閾値電圧・移動度のバラツキに依らず、上記駆動用トランジスタの電流入力端子一電流出力端子間電位がほぼ等しい状態で上記駆動用トランジスタの電流制御端子電位(TFTのゲート端子)が設定される。

また、上記駆動用トランジスタを画素回路に配置する場合、この所定電流を電流駆動発光素子へ印加したとき、電流駆動発光素子で発生する電位ドロップは等しいので、上記駆動用トランジスタの電流入力端子ー電流出力端子間電位がほぼ等しい状態で所定の電流値を出力するよう上記駆動用トランジスタの電流制御端子電位(TFTのゲート端子)を設定できる。

このときの上記駆動用トランジスタの電流制御端子電位は第1のコン デンサと第2のコンデンサの接続を切り離す場合第1のコンデンサに、 切り離さない場合第1および第2のコンデンサに保持される。以上を第 2の期間とする。

5

10

15

20

その後、上記画素回路の非選択期間において、上記駆動用トランジスタの電流入力端子一電流出力端子間電位は変化するが、その変化後の電位は上記駆動用トランジスタの閾値電圧・移動度のバラツキに依らず一定なので、上記駆動用トランジスタの電流入力端子一電流出力端子間を流れる電流値のバラツキを抑えることができる。

上記駆動回路構成は上記電流駆動発光素子を直接駆動する画素回路構成としても適用可能であるが、画素回路に配置した駆動用トランジスタの出力電流を設定するソースドライバ回路構成としても有効である。

ソースドライバ回路構成として用いる場合、上記表示装置において、 上記第1コンデンサ、第2コンデンサ、第1スイッチ用トランジスタ、 第2スイッチ用トランジスタ、および第3スイッチ用トランジスタから なる構成を、各ソースドライバ回路毎に備えている構成とすることが有 効である。

特に上記ソースドライバ回路構成として用いる場合、画素回路に配置した電流駆動発光素子の供給電流を制御するために別のトランジスタを備えることが好ましい。そして、その画素回路のトランジスタの出力電流を上記ソースドライバ回路を構成する駆動用トランジスタを用いて設定する。

また画素回路構成として用いる場合でも、上記表示装置においては、 上記第1コンデンサ、第2コンデンサ、第1スイッチ用トランジスタ、 第2スイッチ用トランジスタ、および第3スイッチ用トランジスタから なる構成を、各画素回路毎に備えている構成とすることができる。

特に上記の画素回路構成によれば、上記第1コンデンサ、第2コンデ

ンサ、第1スイッチ用トランジスタ、第2スイッチ用トランジスタ、および第3スイッチ用トランジスタからなる構成を、すべて画素回路側に備えることで、該画素回路を駆動するソースドライバ回路は、従来と同構成のものを使用できる。

また、第1のコンデンサと第2のコンデンサの間に発生する浮遊容量が小さくできるので、駆動用トランジスタの電流書き込み時間を短くできる。

5

10

15

20

また、上記表示装置においては、上記第1コンデンサ、第2コンデンサ、第1スイッチ用トランジスタ、第2スイッチ用トランジスタ、および第3スイッチ用トランジスタからなる構成は、一部が画素回路側、他の一部がソースドライブ回路を含む画素回路の外側に配置される構成とすることができる。

上記の構成によれば、上記第1コンデンサ、第2コンデンサ、第1スイッチ用トランジスタ、第2スイッチ用トランジスタ、および第3スイッチ用トランジスタからなる構成の一部をソースドライバ回路を含む画素回路の外側に配置することで、これらすべてを画素回路側に配置する場合と比べ、画素回路当たりに必要なコンデンサ及びトランジスタの数の増加を抑制できる。このため、ボトムエミッション構成(TFT素子を形成した透明基板側に光を放出する構成)において従来に比べて電流駆動発光素子の単位面積当たりの発光輝度を向上させる必要がなく、その輝度半減寿命の低下を回避できる。また、トップエミッション構成(TFT素子を形成した透明基板とは反対側に光を放出する構成)において画素に配置する素子数が増えないので、従来技術と同様なサイズまで画素サイズを小さくできる。

また、上記表示装置においては、画素回路側に、電流駆動発光素子、 駆動用トランジスタ、および第1コンデンサを配置し、ソースドライバ を含む画素回路の外側に、第2コンデンサ、第1スイッチ用トランジス タ、第2スイッチ用トランジスタ、および第3スイッチ用トランジスタ を配置すると共に、上記駆動用トランジスタの電流制御端子と、第2コ ンデンサの第1端子とを接続する接続配線を備えている構成とすること ができる。

5

10

15

20

上記の構成によれば、上記第1コンデンサ、第2コンデンサ、第1ス イッチ用トランジスタ、第2スイッチ用トランジスタ、および第3スイ ッチ用トランジスタからなる構成の一部をソースドライバ回路を含む画 素回路の外側に配置した表示装置の具体的構成を提供することができる。

ただし、上記駆動用トランジスタの電流制御端子と第2コンデンサの 第1端子とを接続する接続配線には浮遊容量が載りやすい。そして、画 素に配置したコンデンサと接続配線の浮遊容量が合わさって第1のコン デンサの容量となる。

このため、第2コンデンサの容量が小さいときは、第2端子電位を大きく変化させる必要がある。しかし、第2コンデンサの第2端子電位が大きく変化させることは、駆動用トランジスタのソース・ドレイン間電位が大きくばらつくことを意味するので好ましくなく、第2コンデンサの容量を大きくする必要がある。この場合、駆動用トランジスタの電流書き込み時間が長くなる。

そこで、多少画素面積が狭くなり、従来に比べて電流駆動発光素子の 単位面積当たりの発光輝度を向上させる必要がある等の問題があるが、 上記第2コンデンサと第1スイッチング用トランジスタからなる回路を

10

15

20

画素の直ぐ近くに配置して、複数の画素で共有する構成が考えられる。

例えば2つの画素当たりに1つ上記第2コンデンサと第1スイッチング用トランジスタからなる構成を配置すれば、上記駆動用トランジスタの電流制御端子と、第2コンデンサの第1端子とを接続する接続配線が短くできる。

その結果、上記接続配線の浮遊容量を抑えられるので、第2コンデン サの容量を小さくしても駆動用トランジスタのソース・ドレイン間電位 が大きくばらつかないので、駆動用トランジスタの電流書き込み時間を 短くすることが可能となる。

また、上記表示装置においては、画素回路側に、電流駆動発光素子、 駆動用トランジスタ、第1スイッチ用トランジスタ、第1コンデンサお よび第2コンデンサを配置し、ソースドライバを含む画素回路の外側に、 第2スイッチ用トランジスタ、および第3スイッチ用トランジスタを配 置すると共に、上記駆動用トランジスタの電流出力端子と、第2コンデ ンサの第2端子とを接続する接続配線を備えている構成とすることがで きる。

上記の構成でも、上記第1コンデンサ、第2コンデンサ、第1スイッチ用トランジスタ、第2スイッチ用トランジスタ、および第3スイッチ用トランジスタからなる構成の一部をソースドライバ回路を含む画素回路の外側に配置した表示装置の具体的構成を提供することができる。

また、上記表示装置においては、さらに、OFF電位を供給するOFF電位線を備えており、上記接続配線が、第4スイッチング用トランジスタを介してOFF電位線に接続されている構成とすることができる。

上記の構成によれば、暗状態となる画素に対しては、上記駆動用トラ

WO 2004/088623 PCT/JP2003/014042

1 7

ンジスタを充分にOFF状態とするOFF電位を、上記OFF電位線から第4スイッチング用トランジスタおよび上記接続配線またはソース配線を通して駆動用トランジスタの電流制御端子に供給できるので、暗状態の輝度を充分低くし、表示装置のコントラストを向上できる。

5

10

15

20

また、本発明の第1の駆動方法は、以上のように、上記駆動用トラン ジスタの電流制御端子に第1コンデンサの一方の端子である第1端子が 接続されており、上記駆動用トランジスタの電流書き込み期間では、第 1のコンデンサの第1端子に第2のコンデンサの一方の端子である第1 端子が接続され、第1の期間において、第2コンデンサの他方端子であ る 第 2 端子を所定 電圧線に接続し、上記駆動用トランジスタの電流制御 端子と電流出力端子とを接続し、この時の上記駆動用トランジスタの電 流制御端子電位を第1のコンデンサおよび第2コンデンサに保持し、第 2の期間において、上記駆動用トランジスタの電流制御端子と電流出力 端子との接続を遮断し、第2コンデンサの第2端子の接続を上記所定電 圧線との接続から上記駆動用トランジスタの電流出力端子との接続に切 り替え、上記駆動用トランジスタの電流制御端子電位を修正し、この時 の上記駆動用トランジスタの電流制御端子電位を第1コンデンサに保持 し、上記駆動用トランジスタの電流読みだし期間では、上記第1コンデ ンサに保持された駆動用トランジスタの電流制御端子電位によって、上 記駆動用トランジスタの出力電流を制御する構成である。

上記の駆動方法によれば、画素回路及びソースドライバ回路の駆動用トランジスタの電流書き込み期間中の第1の期間において、駆動用トランジスタへ所定の電流を流すことで、その駆動用トランジスタの閾値電圧・移動度のバラツキに対応した電流制御端子電位(電位Vxとする)

10

15

30

が得られる。この電流制御端子電位は第1コンデンサおよび第2コンデンサに保持される。またこのとき、第1のコンデンサの第1端子と第2のコンデンサの第1端子は接続されており、第2コンデンサの第2端子は所定電圧線(上記所定電流を流す場合に対応した一定電位 Vaとする)に接続され、該第2コンデンサには、電位 Va-Vxが保持される。

次に、第2の期間において、第2コンデンサの第2端子を上記駆動用トランジスタの電流出力端子(TFTのドレイン端子またはソース端子)へ接続する。このとき、駆動用トランジスタの電流出力端子電位がVaのとき、上記駆動用トランジスタの電流制御端子電位(TFTのゲート端子)が上記電位Vxとなる。

その後、上記駆動用トランジスタへ所望の電流値を流すことで、上記駆動用トランジスタの電流制御端子電位(TFTのゲート端子)が変化する。このときの電流制御端子電位(TFTのゲート端子)は上記駆動用トランジスタの閾値電圧・移動度のバラツキに依らず、上記駆動用トランジスタの電流入力端子ー電流出力端子間電位がほぼ等しい状態で上記駆動用トランジスタの電流制御端子電位(TFTのゲート端子)が設定される。また、この所定電流を電流駆動発光素子へ印加したとき、電流駆動発光素子で発生する電位ドロップは等しいので、上記駆動用トランジスタの電流入力端子ー電流出力端子間電位がほぼ等しい状態で所定の電流値を出力するよう上記駆動用トランジスタの電流制御端子電位(TFTのゲート端子)を設定できる。

このときの上記駆動用トランジスタの電流制御端子電位は第1のコンデンサと第2のコンデンサの接続を切り離す場合第1のコンデンサに、切り離さない場合第1および第2のコンデンサに保持される。

その後、上記駆動用トランジスタの電流読み出し期間において、上記駆動用トランジスタの電流入力端子一電流出力端子間電位は変化するが、その変化後の電位は上記駆動用トランジスタの閾値電圧・移動度のバラッキに依らず一定なので、上記駆動用トランジスタの電流入力端子一電流出力端子間を流れる電流値のバラッキを抑えることができる。

5

10

15

20

また、本発明の第2の駆動方法は、以上のように、上記駆動用トラン ジスタの電流制御端子に第1コンデンサの一方の端子である第1端子が 接続されており、上記駆動用トランジスタの電流書き込み期間では、第 1のコンデンサの第1端子に第2のコンデンサの一方の端子である第1 端子が接続され、第1の期間において、第2コンデンサの他方端子であ る第2端子を所定電圧線に接続し、上記駆動用トランジスタの電流制御 端子と電流入力端子とを接続し、この時の上記駆動用トランジスタの電 流制御端子電位を第1のコンデンサおよび第2コンデンサに保持し、第 2の期間において、上記駆動用トランジスタの電流制御端子と電流入力 端子との接続を遮断し、第2コンデンサの第2端子の接続を上記所定電 圧線との接続から上記駆動用トランジスタの電流入力端子との接続に切 り替え、上記駆動用トランジスタの電流制御端子電位を修正し、この時 の上記駆動用トランジスタの電流制御端子電位を第1コンデンサに保持 し、上記駆動用トランジスタの電流読み出し期間では、上記第1コンデ ンサに保持された駆動用トランジスタの電流制御端子電位によって、上 記駆動用トランジスタの出力電流を制御する構成である。

上記の駆動方法によれば、画素回路及びソースドライバ回路の駆動用トランジスタの電流書き込み期間中の第1の期間において、駆動用トランジスタへ所定の電流を流すことで、その駆動用トランジスタの閾値電

10

15

20

圧・移動度のバラツキに対応した電流制御端子電位(電位 V x とする)が得られる。この電流制御端子電位は第1コンデンサおよび第2コンデンサに保持される。またこのとき、第1のコンデンサの第1端子と第2のコンデンサの第1端子は接続されており、第2コンデンサの第2端子は所定電圧線(上記所定電流を流す場合に対応した一定電位 V a とする)に接続され、該第2コンデンサには、電位 V a - V x が保持される。

次に、第2の期間において、第2コンデンサの第2端子を上記駆動用トランジスタの電流入力端子(TFTのドレイン端子またはソース端子)へ接続する。このとき、駆動用トランジスタの電流入出力端子電位がVaのとき、上記駆動用トランジスタの電流制御端子電位(TFTのゲート端子)が上記電位Vxとなる。

その後、上記駆動用トランジスタへ所望の電流値を流すことで、上記駆動用トランジスタの電流制御端子電位(TFTのゲート端子)が変化する。このときの電流制御端子電位(TFTのゲート端子)は上記駆動用トランジスタの閾値電圧・移動度のバラツキに依らず、上記駆動用トランジスタの電流入力端子ー電流出力端子間電位がほぼ等しい状態で上記駆動用トランジスタの電流制御端子電位(TFTのゲート端子)が設定される。

また、上記駆動用トランジスタを画素回路に配置する場合、この所定電流を電流駆動発光素子へ印加したとき、電流駆動発光素子で発生する電位ドロップは等しいので、上記駆動用トランジスタの電流入力端子ー電流出力端子間電位がほぼ等しい状態で所定の電流値を出力するよう上記駆動用トランジスタの電流制御端子電位(TFTのゲート端子)を設定できる。

10

15

20

このときの上記駆動用トランジスタの電流制御端子電位は第1のコンデンサと第2のコンデンサの接続を切り離す場合第1のコンデンサに、切り離さない場合第1および第2のコンデンサに保持される。

その後、上記画素回路の非選択期間において、上記駆動用トランジスタの電流入力端子一電流出力端子間電位は変化するが、その変化後の電位は上記駆動用トランジスタの閾値電圧・移動度のバラツキに依らず一定なので、上記駆動用トランジスタの電流入力端子一電流出力端子間を流れる電流値のバラツキを抑えることができる。

このように本発明の第1と第2の駆動方法は、画素回路を構成する駆動用トランジスタの電流書き込み時と読み出し時の電流値の違いを小さくすることに役立つ。また、ソースドライバ回路を構成する駆動用トランジスタの電流書き込み時と読み出し時の電流値の違いを小さくすることにも役立つ。

後者の場合、マトリックス状にトランジスタ(上記駆動用トランジスタとは別の、各画素回路に電流駆動発光素子に供給電流を制御するトランジスタ)と電流駆動発光素子を配置し、前記トランジスタの出力電流値を上記駆動用トランジスタの電流にて書き込むこととで、前記電流駆動発光素子の表示を均一にできる。

更に、本発明の第1と第2の駆動方法では、第2の期間において、第2コンデンサの第2端子電位が上記Vaのとき、電流制御端子電位(TFTのゲート端子)が上記電位Vxとなるため、予め第2の期間で第2コンデンサの第2端子を上記所定電圧線に接続したままとし、その後、第2コンデンサの第2端子を上記所定電圧線との接続を切り離すことが好ましい。このことにより、第2の期間に第2コンデンサの第2端子が

10

15

20

最終電位となるまでの時間を短くでき、より多くのゲート配線を駆動でき、より多くの画素を表示できる。

即ち、その最終電位は上記所定電圧線の電位Vaに近い電位となるため、予め第2コンデンサの第2端子電位を電位Vaとしておいた方が、最終電位となるまでの時間を短くできる。

このような本発明の駆動方法の好ましき駆動例は、第1の駆動方法への適用時においては、上記駆動用トランジスタの電流制御端子と電流出力端子との接続を遮断した後、第2コンデンサの第2端子を上記所定電圧配線と接続したまま上記駆動用トランジスタの電流出力端子と接続し、その電位を所定電圧配線の電位Vaとしてから、第2コンデンサの第2端子の接続を上記所定電圧線から切り離す駆動方法となる。

また、第2の駆動方法への適用時においては、上記駆動用トランジスタの電流制御端子と電流入力端子との接続を遮断した後、第2コンデンサの第2端子を上記所定電圧配線と接続したまま上記駆動用トランジスタの電流入力端子と接続し、その電位を所定電圧配線の電位Vaとしてから、第2コンデンサの第2端子の接続を上記所定電圧線から切り離す駆動方法となる。

本発明のさらに他の目的、特徴、および優れた点は、以下に示す記載によって十分わかるであろう。また、本発明の利益は、添付図面を参照した次の説明で明白になるであろう。

図面の簡単な説明

図1は、本発明の一実施形態を示すものであり、実施の形態1に係る 表示装置における画素回路の構成を示す回路図である。

15

20

図2は、上記画素回路の制御配線における動作タイミングを示す波形図である。

図3は、上記画素回路において、駆動用TFTのソースーゲート間電位およびソースードレイン間電位の変化に関するシミュレーション結果を示すグラフである。

図4は、上記画素回路において、有機EL素子を流れる電流値のシミュレーション結果を示すグラフである。

図 5 は、上記画素回路において、有機 E L 素子を流れる電流値のシミュレーション結果を示すグラフである。

10 図 6 は、実施の形態 1 に係る表示装置における画素回路の図 1 とは別の構成を示す回路図である。

図7は、実施の形態2に係る表示装置の構成を示す回路図である。

図8は、実施の形態2に係る表示装置における画素回路及びソースドライバ回路の構成を示す回路図である。

図 9 は、上記画素回路及びソースドライバ回路の制御配線における動作タイミングを示す波形図である。

図10は、上記画素回路において、有機EL素子を流れる電流値のシ ミュレーション結果を示すグラフである。

図11は、実施の形態3に係る表示装置における画素回路及びソースドライバ回路の構成を示す回路図である。

図12は、上記画素回路及びソースドライバ回路の制御配線における動作タイミングを示す波形図である。

図13は、上記画素回路において、有機EL素子を流れる電流値のシ ミュレーション結果を示すグラフである。

10

15

20

図14は、実施の形態4に係る表示装置におけるソースドライバ回路 の構成を示す回路図である。

図15は、上記ソースドライバ回路の制御配線における動作タイミングを示す波形図である。

図16は、上記ソースドライバ回路において、駆動用TFTのソース ーゲート間電位およびソースードレイン間電位の変化に関するシミュレ ーション結果を示すグラフである。

図17は、上記ソースドライバ回路において、駆動用TFTのソース ードレイン間を流れる電流値のシミュレーション結果を示すグラフであ る。

図18は、図14に示すソースドライバ回路と図1に示す画素回路を 組み合わせた場合の表示装置において、各制御配線における動作タイミ ングを示す波形図である。

図19は、図14に示すソースドライバ回路と図1に示す画素回路を 組み合わせた回路構成において、ソースドライバ回路の駆動用TFTの ソースーゲート間電位およびソースードレイン間電位の変化に関するシ ミュレーション結果を示すグラフである。

図20は、図14に示すソースドライバ回路と図1に示す画素回路を 組み合わせた回路構成において、画素回路の有機EL素子を流れる電流 値のシミュレーション結果を示すグラフである。

図21は、実施の形態4に係る表示装置におけるソースドライバ回路の図14とは別の構成を示す回路図である。

図22は、従来の表示装置における画素回路の構成例を示す回路図である。

20

図 2 3 は、従来の表示装置における画素回路の他の構成例を示す回路 図である。

図24は、上記従来の画素回路の制御配線における動作タイミングを 示す波形図である。

図25は、上記従来の画素回路において、有機EL素子を流れる電流値のシミュレーション結果を示すグラフである。

図26は、上記従来の画素回路において、有機EL素子を流れる電流値のシミュレーション結果を示すグラフである。

図27は、上記従来の画素回路において、駆動用TFTのソースーゲ 10 ート間電位およびソースードレイン間電位の変化に関するシミュレーション結果を示すグラフである。

図28は、駆動用TFTにおいて、ソース・ドレイン間電圧Vsdと、ソース・ドレイン間を流れる電流値の関係を示すグラフである。

図29は、駆動用TFTと有機EL素子を直列に接続した回路構成を 15 示す回路図である。

図30は、図29の回路を用い、非選択期間での駆動用TFTのソース・ドレイン間電流のばらつきを、シミュレーションにて調べた場合の結果を示すグラフである。

図31は、実施の形態5に係る表示装置における画素回路及びソースドライバ回路の構成を示す回路図である。

図32は、上記画素回路及びソースドライバ回路の制御配線における 動作タイミングを示す波形図である。

図33は、上記画素回路及びソースドライバ回路において、駆動用T FTのソースードレイン間を流れる電流値のシミュレーション結果を示 すグラフである。

5

20

図34は、実施の形態6に係る表示装置における画素回路及びソースドライバ回路の構成を示す回路図である。

図35は、上記画素回路及びソースドライバ回路の制御配線における動作タイミングを示す波形図である。

図36は、上記画素回路及びソースドライバ回路において、駆動用T FTのソースードレイン間を流れる電流値のシミュレーション結果を示すグラフである。

図37は、実施の形態6に係る表示装置の別の画素回路及びソースド 10 ライバ回路の構成を示す回路図である

図38は、実施の形態7に係る表示装置における画素回路及びソースドライバ回路の構成を示す回路図である。

図39は、上記画素回路及びソースドライバ回路の制御配線における 動作タイミングを示す波形図である。

15 図40は、図8の画素回路及びソースドライバ回路において、駆動用 TFTのソースードレイン間電位およびソースードレイン間で電流の変 化に関するシミュレーション結果を示すグラフである。

図41は、実施の形態8に係る表示装置における画素回路及びソースドライバ回路及びその他の回路の構成を示す回路図である。

図42は、上記画素回路及びソースドライバ回路の制御配線における 動作タイミングを示す波形図である。

図43は、図41の画素回路及びソースドライバ回路において、駆動用TFTのソースードレイン間電位およびソースードレイン間で電流の変化に関するシミュレーション結果を示すグラフである。

図44は、実施の形態9に係る表示装置における画素回路及びソースドライバ回路及びその他の回路の構成を示す回路図である。

図45は、上記画素回路及びソースドライバ回路及びその他の回路の制御配線における動作タイミングを示す波形図である。

5

15

20

発明を実施するための最良の形態

本発明の実施の形態について図1ないし図21、および図31ないし図45に基づいて説明すれば、以下の通りである。なお、本発明はこれに限定されるものではない。

本発明に用いられるスイッチング素子は低温ポリシリコンTFTやCG(Continuous Grain)シリコンTFTなどで構成できるが、本実施の 形態ではCGシリコンTFTを用いることとする。

ここで、CGシリコンTFTの構成は、例えば"4.0-in. TFT-OLED Displays and a Novel Digital Driving Method" (SID'00 Digest、pp.924-927、半導体エネルギー研究所)に発表されており、CGシリコンTFTの製造プロセスは、例えば"Continuous Grain Silicon Technology and Its Applications for Active Matrix Display" (AM-LCD 2000、pp.25-28、半導体エネルギー研究所)に発表されている。すなわち、CGシリコンTFTの構成およびその製造プロセスは何れも公知であるため、ここではその詳細な説明は省略する。

また、本実施の形態で用いる電気光学素子である有機EL素子についても、その構成は、例えば"Polymer Light-Emitting Diodes for use in Flat panel Display" (AM-LCD '01、pp. 211-214、半導体エネルギー研究所) に発表されており公知であるため、ここではその詳細な説明

は省略する。

5

10

15

20

[実施の形態1]

本実施の形態1では、本発明に係る第1の特徴的構成を画素回路において適用した場合について説明する。

本実施の形態1に係る表示装置は、図1に示すように、その各画素回路Aijにおいて、電源配線Vsと共通配線Vcomとの間に駆動用トランジスタである駆動用TFT1と電気光学素子である有機EL素子(電流駆動発光素子)6とを直列に配置している。駆動用TFT1は、有機EL素子6への供給電流を制御する。

駆動用TFT1のゲート端子(電流制御端子)は、第1のスイッチ用トランジスタであるスイッチ用TFT3を介してソース配線Sjと接続されている。駆動用TFT1のゲート端子(電流制御端子)には、第1コンデンサ2および第2コンデンサ7の一方の端子が接続されている。第1コンデンサ2のもう一方の端子は、駆動用TFT1のソース端子(電流入力端子)および電源配線Vsへ接続されている。第2コンデンサ7のもう一方の端子は、第3のスイッチ用トランジスタであるスイッチ用TFT8を介して所定電圧線Vaに接続され、第2のスイッチ用トランジスタであるスイッチ用下T9を介してソース配線Sjに接続されている。尚、以下の説明では、第1コンデンサ2および第2コンデンサ7において、駆動用TFT1のゲートと接続される側の端子を第1端子、第1端子と反対側の端子を第2端子とする。

スイッチ用TFT3およびスイッチ用TFT8のゲート端子は制御配線 Ciに接続されており、スイッチ用TFT9のゲート端子は制御配線 Giに接続されている。

10

15

20

駆動用TFT1のドレイン端子(電流出力端子)と有機EL素子6の陽極との間にはスイッチ用TFT4が配置されており、該スイッチ用TFT4のゲート端子は制御配線Riに接続されている。駆動用TFT1とスイッチ用TFT4との間の接続点は、スイッチ用TFT5を介してソース配線Sjと接続されており、該スイッチ用TFT5のゲート端子は制御配線Wiに接続されている。

これら制御配線Ci, Gi, Wiのうち何れを第2の配線(ゲート配線)としても良いし、これらスイッチ用TFT3, 9, 5のうち何れを選択用TFTとしても良い。尚、本実施の形態では制御配線Giをゲート配線Giと表記することがある。

この回路構成では、駆動用TFT1のゲート端子は、スイッチ用TFT3、ソース配線Sjおよびスイッチ用TFT5を介して駆動用TFT1のドレイン端子へ接続される。また、第2コンデンサ7の第2端子は、スイッチ用TFT9、ソース配線Sjおよびスイッチ用TFT5を介して駆動用TFT1のドレイン端子へ接続される。

上記のように本発明の手段では、第1のスイッチ用TFTであるスイッチ用TFT3は直接駆動用TFTの電流制御端子と電流出力端子間を接続する場合だけでなく、ソース配線Sj、スイッチ用TFT5を通して間接的に接続する場合も含む。

また、第2のスイッチ用TFTであるスイッチ用TFT9も直接第2のコンデンサの第2端子と駆動用TFTの電流出力端子間を接続する場合だけでなく、上記のようにソース配線Sj、スイッチ用TFT5を通して間接的に接続する場合も含む。

上記表示装置の画素回路Aijにおける動作を、制御配線Ri,Wi,

10

15

20

Ci, Giおよびソース配線Sjの動作タイミングを示す図2を参照して以下に説明する。

本実施の形態1に係る駆動方法(本発明の第1の駆動方法)では、選択期間(すなわち、駆動用トランジスタの電流書き込み期間)である時間0~5 t 1の間に、制御配線Riの電位をHigh(GH)としてスイッチ用TFT4をOFF状態とし、制御配線Wiの電位をLow(GL)としてスイッチ用TFT5をON状態とする。

そして、第1の期間(時間t1~2t1)において、制御配線Ciの電位をHighとして、スイッチ用TFT3・8をON状態とする。この結果、駆動用TFT1のゲート端子(電流制御端子)とドレイン端子(電流出力端子)とはスイッチ用TFT3・5を通じて接続される。また、第2コンデンサ7における第2端子は、スイッチ用TFT8を通じて所定電圧線Vaへ接続される。そしてこのとき、電源配線Vsから駆動用TFT1、スイッチ用TFT5、ソース配線Sjを通じて、図示しないソースドライバ回路へ向けて一定電流が流される。

なお、上記第1の期間は時間0から始めても構わないので、図2では そのことを破線を用いて示す。

その後(時間2t1以降)、制御配線Ciの電位をLowとしてスイッチ用TFT3・8をOFF状態とする。これはスイッチTFT3とスイッチTFT9が同時にON状態とならないようにするためであり、実際に必要な期間はt1より短い。このとき、上記第1の期間で設定されたソース配線Siの電位は、第1コンデンサ2および第2コンデンサ7を用いて保持される。

次に、第2の期間(時間3 t 1 ~ 4 t 1) において、制御配線 G i の

10

15

電位をHighとして、スイッチ用TFT9をON状態とする。この結果、第2コンデンサ7の第2端子は、駆動用TFT1のドレイン端子とスイッチ用TFT9・5を通じて接続される。そしてこのとき、電源配線Vsから駆動用TFT1、スイッチ用TFT5、ソース配線Sjを通じて図示しないソースドライバ回路へ所望の電流が流れる。

上記第2の期間で設定された駆動用TFT1のソース・ゲート間電位は、その後(時間4 t 1 以降)、制御配線Giの電位をLowとしスイッチ用TFT9をOFF状態とすることで、第1コンデンサ2および第2コンデンサ7に保持される。なお、この後制御配線RiがLowとなり、制御配線WiがHighとなるまでの時間4t1~5t1は、スイッチ用TFT9が確実にOFF状態となってから、選択期間を終えるためであり、そのために必要な時間はt1より短くて良い。

以上でこの画素回路Aijの選択期間が終わり、次の画素回路A(i+1)jの選択期間になるが、上記画素回路Aijにおける駆動用TFT1のソース・ゲート間電位Vsg、ソース・ドレイン間電位Vsdの変化をシミュレーションした結果を図3に示す。尚、図3において示しているソース・ドレイン間電位Vsd(1)~Vsd(5)、およびソース・ゲート間電位Vsg(1)~Vsg(5)のそれぞれは、駆動用TFT1の閾値電圧・移動度の特性が以下の表2に示す条件に相当する。

〔表 2〕

5

10

15

20

	Ioled(1)	Ioled(2)	Ioled(3)	Ioled(4)	Ioled(5)
	Vsg(1)	Vsg(2)	Vsg(3)	Vsg(4)	Vsg(5)
	Vsd(1)	Vsd(2)	Vsd(3)	Vsd(4)	Vsd(5)
閾値電圧	平均值	下限	上限	上限	下限
移動度	平均值	下限	上限	下限	上限

また、図3では、時間480~490 μ sが上記第2の期間に相当する。図3から判る通り、この期間では駆動用TFT1の閾値電圧・移動度の条件の違いに関わらず、ソース・ドレイン間電位Vs d はほぼ同じ値となっている。

これは、先の第1期間において、第2コンデンサ7の第2端子を一定電位Vaに接続し、その後、この第2端子を駆動用TFT1のドレイン端子に接続することで、駆動用TFT1のソース・ドレイン間電位がVs-Vaのとき、ソース・ゲート間電位が上記図12の第1期間のソース・ゲート間電位となるよう第1及び第2コンデンサへ電荷が貯められたためである。

このことにより、駆動用TFT1の閾値電圧・移動度のばらつきに依 らず、駆動用TFT1のソース・ドレイン間電位が上記電位Vs-Va

10

15

30

のとき、駆動用TFT1のソース・ゲート間電位が上記第1期間のソース・ゲート間電位となるよう設定できる。この状態で電源配線Vsから駆動用TFT1、スイッチ用TFT5、ソース配線Sjを通して図示しないソースドライバ回路へ所望の電流を流す。このことにより、このとき発生するソース・ゲート間電位Vsgは、駆動用TFTの関値電圧・移動度のばらつきに依らず、駆動用TFT1のソース・ドレイン間電位が一定であれば、駆動用TFT1から概ね一定の電流を流すよう設定される。

その後、図3に示すように、非選択期間(すなわち、駆動用トランジスタの電流読みだし:概ね時間500µs以降)において、駆動用TFT1のソース・ドレイン間電位は変化する。しかし、この駆動用TFT1の負荷である有機EL素子6はダイオード的特性を示すので、多少の電流値の違いがあっても電位ドロップは概ね一定となる。このため、駆動用TFT1のドレイン端子電位は駆動用TFT1の閾値電圧・移動度のばらつきに依らず概ね一定となり、駆動用TFT1の閾値電圧・移動度のばらつきに依らず概ね一定となり、駆動用TFT1の閾値電圧・移動度に依らず、有機EL素子6を流れる電流値のばらつきが抑えられる。

なお、上記一定電位Vaを上記有機EL素子6の印加電圧一電流特性から予想される電位(その電流値における有機ELの陽極電位)とすることで、上記駆動用TFT1の電流書き込み時と読み出し時のソース・ドレイン間電圧をほぼ等しくできるので好ましい。

この有機EL素子6を流れる電流値をシミュレーションで求めた結果 を図4および図5に示す。

図4におけるシミュレーションでは、0.32ms毎に選択期間が来

10

15

20

るよう設定し、最初の時間 $0.35ms\sim0.67ms$ の間でソース配線 Sj へ電流値 0.1μ Aが流れるよう設定した。それ以降は、時間 0.32ms 毎に、ソース配線 Sj へ流れる電流値を 0.1μ A刻みで 0.9μ Aまで増加させ、その後 0 に戻し、再度 0.1μ A刻みで増加させている。

このシミュレーションにおいて、ソース配線Sjに流した電流値(0~0.9 μ A迄の10点)を横軸にし、これらの各電流値を与えた後の非選択期間における有機EL素子6へ流れる電流値を縦軸として、そのばらつきを示したのが図5である。図5において、ソース配線Sjへ0.9 μ Aの電流を流した後の非選択期間では、有機EL素子を流れる電流値は約0.97~1.01 μ A(+8%~+13%)の範囲でばらついている。

これは、図26に示した従来技術でのシミュレーション結果(+5%~+24%のばらつき、即ち幅19%のばらつき)に比べ充分小さくなっており、本発明の手段が有効(+8%~+13%のばらつき、即ち幅5%のばらつき)であることを証明している。

なお、本発明に係る画素回路構成において、上記ばらつきを更に抑えるには、第1および第2コンデンサ2,7の絶対容量およびその相対比、一定電位Vaの値、駆動用TFT1のゲート幅等を最適化することが有効である。

例えば、第2コンデンサ7の容量C2と第1コンデンサ2の容量C1 との比C2/C1は、その比が大きいほど、第2の期間で起こるソース・ゲート間電位Vsgの変化を得るために必要なソース・ドレイン間 電位のばらつきを抑えることができる。この場合、駆動用TFT1の関

10

15

20

値電圧・移動度に依るソース・ドレイン間電位のばらつきを抑え、非選択期間に有機EL素子6に流れる電流値のばらつきを抑えるので好ましい。

但し、各コンデンサの容量の絶対値を小さくしすぎると、各コンデンサに保持される電位が、そのコンデンサに繋がるスイッチ用TFT3,8,9のゲート端子電位の変化の影響を受け、その結果、非選択期間に有機EL素子6に流れる電流値をばらつかせるので好ましくない。

また、第1の期間に与える一定電位Vaの値は、電源配線Vsとの電位差Vs-Vaが、非選択時に想定されるソース・ドレイン間電位Vs d よりやや大きめに設定するかほぼ同じに設定されることが好ましい。但し、電位差Vs-Vaの設定が余りに大きすぎる場合、電流書き込み時と非選択時とのソース・ドレイン間電位Vsdの変化が大きくなりすぎ、ソース配線Sjから供給した電流値に比べ、実際に有機EL素子6に流れる電流値が小さくなり過ぎるので好ましくない。

また、駆動用TFT1のゲート幅Wについては、大きすぎると駆動用TFT1のソース・ゲート間電位が小さくなりすぎて、ゲート電位の変動が非選択期間に有機EL素子6に流れる電流値をばらつかせるため好ましくない。また、上記ゲート幅Wは、小さすぎても必要な電流を得るのに必要なソース・ドレイン間電位が大きくなり過ぎるため好ましくない。

本実施の形態 1 で用いた有機 E L 素子に対しては、図 1 に示す画素回路 A i j において、C 1 = 1 0 0 0 f F 、C 2 = 5 0 0 f F 、V s = 1 6 V 、V a = 1 0 V 、W = 1 2 μ m o b b 、 f 機 E L b 流れる電流値のばらつきが最も少なくなり(1 %程度)好適であった。

10

15

なお、これら第1および第2コンデンサ2,7の絶対容量C1,C2およびその相対比、一定電位Vaの値、駆動用TFT1のゲート幅Wは駆動すべき有機EL素子の特性、必要な輝度、用いる駆動用TFT1の特性に依存するので、実際にパネルを設計するときに、改めてシミュレーションを重ねた上で決定する必要がある。

なお、図1の画素回路構成では、駆動用TFT1のゲート端子とドレイン端子とを接続するためにスイッチング用TFT3をソース配線Siへ接続したが、直接駆動用TFT1のドレイン端子へ接続しても良い。これは、第2コンデンサ7の第2端子を駆動用TFT1のドレイン端子へ接続するためのスイッチング用TFT9についても同様であり、スイッチング用TFT3,9は、直接駆動用TFT1のドレイン端子へ接続しても良い。

また、有機EL素子を駆動用TFTのソース側に配置することもできる。このとき、図6に示すように、駆動用TFT1,はn型TFTとなり、有機EL素子6,の陰極が駆動用TFT1,のソース端子側に繋がる。また、上記図6に示す構成では、スイッチ用TFT4,およびスイッチ用TFT5,が共にn型TFTとして形成されている点が図1に示す画素回路構成と異なっている。

また、スイッチ用TFT3は駆動用TFT1'のドレイン端子へ接続 20 されている。スイッチ用TFT9も同様である。

図6に示す画素回路構成について、その他の配線、動作は図1と同様なので、図1と同様の構成については同一の部材番号を付し、ここではその説明を省略する。

〔実施の形態2〕

10

15

30

本実施の形態2では、本発明に係る第1の特徴的構成を画素回路およびソースドライバ回路において適用した場合の第1の例について説明する。

本実施の形態2に係る表示装置は、本発明の特徴的構成部分を、画素回路とソースドライバ回路とに分割して配置した構成である。このため、上記表示装置は、図7に示すように、第1の配線であるソース配線Sj(j=1~mの整数)と第2の配線であるゲート配線Gi(i=1~nの整数)と第2の配線であるゲート配線Gi(i=1~nの整数)とが交差する領域に画素回路Aijを配置し、ソース配線Sjにソースドライバ回路50を接続し、ゲート配線Giにゲートドライバ回路51を接続した構成となっている。

上記表示装置において、本発明の特徴的構成を含む画素回路Aijと ソースドライバ回路50の出力段であるソースドライバ出力端回路Dj との構成を図8に示す。

本実施の形態2に係る表示装置では、上記図8に示すように、ソース配線Sjとゲート配線Giが交差する領域に画素回路Aijが配置され、各画素回路Aijには、アクティブ素子である駆動用TFT11と電気光学素子である有機EL素子16と第1コンデンサ12が配置されている。この駆動用TFT11と有機EL素子16とは、電源配線Vsと共通配線Vcomの間に直列に配置されている。

そして、駆動用TFT11のゲート端子(電流制御端子)には第1コンデンサ12の一方の端子(第1端子とする)が接続され、第1コンデンサ12のもう一方の端子(第2端子とする)は駆動用TFT11のソース端子(電流入力端子)および電源配線Vsへ接続されている。

また、この画素回路構成では、ソース配線Sjに平行に第3の配線で

10

15

20

ある信号線Tjが配置され、駆動用TFT11のゲート端子はスイッチ 用TFT15を介して信号線Tjに接続している。

さらに、駆動用TFT11のドレイン端子(電流出力端子)と有機E L素子16の陽極との間にはスイッチ用TFT13が配置されており、 駆動用TFT11とスイッチ用TFT13との間の接続点は、スイッチ 用TFT14を介してソース配線Sjと接続されている。

この画素回路Aijを構成するスイッチ用TFT15, 14, 13の ゲート端子には各々制御配線Gi, Wi, Riが接続されている。

ソースドライバ回路50では、複数の画素回路A1j~Anjに対応して1つの出力端回路Djが配置されている。この出力端回路Djは、図8に示すように、信号線Tjに第2コンデンサ25の一方の端子(第1端子とする)が接続され、更に信号線Tjとソース配線Sjとの間に第1のスイッチ用トランジスタであるスイッチ用TFT22が配置されている。また、第2コンデンサ25のもう一方の端子(第2端子とする)と所定電圧線Vaの間には第3のスイッチ用トランジスタであるスイッチ用TFT23が配置され、第2コンデンサ25の第2端子とソース配線Sjとの間には第2のスイッチ用トランジスタであるスイッチ用TFT24が配置されている。さらに、信号線TjとOFF電位線Voffとの間には第4のスイッチ用トランジスタであるスイッチ用TTT21が配置されている。

上記出力端回路Djにおいて、スイッチ用TFT21のゲート端子には制御配線Ejが接続され、スイッチ用TFT22,23のゲート端子には制御配線Cjが接続され、スイッチ用TFT24のゲート端子には制御配線Bjが接続されている。

WO 2004/088623 PCT/JP2003/014042

3 9

上記表示装置の画素回路Aijおよび出力端回路Djにおける動作を、制御配線Ri, Wi, Gi, Cj, Ej, Bjおよびソース配線Sjの動作タイミングを示す図9を参照して以下に説明する。

本実施の形態2に係る駆動方法(本発明の第1の駆動方法)では、画素回路Aijの選択期間である時間0~5 t 1の間に、制御配線Riの電位をHigh(GH)としてスイッチ用TFT13をOFF状態とし、制御配線Wiの電位をLow(GL)としてスイッチ用TFT14をON状態とする。

5

10

15

20

画素回路Aijでは、第1の期間(時間t1~2t1)において、制御配線Giの電位をHighとしてスイッチTFT15をON状態とし、駆動用TFT11のゲート端子を信号線Tjと電気的に接続させる。これにより、駆動用TFT11のゲート端子に第1コンデンサ12および第2コンデンサ25が接続された状態を作る。

これと前後し、出力端回路Djでは、制御配線Cjの電位をHighとして、スイッチ用TFT22,23をON状態とする。この結果、駆動用TFT11のゲート端子とドレイン端子とが、スイッチ用TFT15,22,14を通じて電気的に接続される。また、第2コンデンサ25の第2端子は、スイッチ用TFT23を通じて所定電圧線Vaへ接続される。このとき、電源配線Vsから駆動用TFT11,スイッチ用TFT14,ソース配線Sjを通して電流出力端Ijより一定電流が流れる。

その後、このときのソース配線Sjの電位を第1コンデンサ12および第2コンデンサ25を用いて保持するために、制御配線Cjの電位をLowとしてスイッチ用TFT22,23をOFF状態とする。

10

15

20

このとき、第1コンデンサ12および第2コンデンサ25により、駆動用TFT11のゲートでは、該駆動用TFT11の閾値電圧・移動度に依らず、第2コンデンサ25の第2端子電位がVaのとき、先の一定電流(上記第1の期間で駆動用TFT11のソース・ドレイン間に流れた電流)が流れるような電位が保持される。

次に、第2の期間(時間3t1~4t1)では、制御配線Bjの電位をHighとして、スイッチ用TFT24をON状態とする。この結果、第2コンデンサ25の第2端子は、スイッチ用TFT24,14を通じて駆動用TFT11のドレイン端子と接続される。このとき、電源配線Vsから駆動用TFT11,スイッチ用TFT14,ソース配線Sjを通じて電流出力端Ijより所望の電流が流される。

これにより、上記第2の期間では、駆動用TFT11の閾値電圧・移動度に依らず、駆動用TFT11のソース・ドレイン間電位が上記電位Vs-Vaのとき、駆動用TFT11に上記電流を流すよう設定される。そして、駆動用TFT11へ所望の電流を流すことで、駆動用TFT11のソース・ドレイン間電位が概ね一定の条件で駆動用TFTのゲート・ソース間電位を設定できる。

この第2の期間での駆動用TFT11のソース・ゲート間電位は、その後、時間4t1で、制御配線Giの電位をLowとし、スイッチ用TFT15をOFF状態とすることで、第1コンデンサ12に保持される。

その後、時間5 t 1 で、制御配線 B j の電位をL o w としてスイッチ用TFT 2 4 を O F F 状態とすることで第 2 コンデンサ 2 5 とソース配線 S j との電気的接続を遮断し、制御配線W i の電位をH i g h としてスイッチ用TFT 1 4 を O F F 状態とすることで駆動用TFT 1 1 のド

10

15

20

レイン端子とソース配線Sjとの電気的接続を遮断する。さらに、制御配線Riの電位をLowとしてスイッチ用TFT13をON状態として駆動用TFT11から有機EL素子16へ電流を流す状態とする。

以上で、画素回路Aijの選択期間が終わり、次の画素回路A(i+1)jの選択期間になる。

上記図8に示す画素回路構成およびソースドライバ回路の出力端回路構成を用いて、有機EL素子16を流れる電流値をシミュレーションで求めた結果を図10に示す。

図10におけるシミュレーションでは、0.55ms毎に選択期間が来るよう設定し、最初の時間0.06ms~0.61msの間でソース配線Sjへ電流値0.1 μ Aが流れるよう設定した。それ以降は、時間0.55ms毎に、ソース配線Sjへ流れる電流値を0.1 μ A刻みで0.9 μ Aまで増加させ、その後0に戻し、再度0.1 μ A刻みで増加させている。

上記図10と実施の形態1で示した図4とを比較すれば判る通り、本実施の形態2のように本発明の特徴的構成の一部をソースドライバ回路に配置した構成でも、総てを画素回路に配置した実施の形態1の構成と同様に、駆動用TFT11の閾値電圧・移動度のばらつきの影響を弱め、非選択期間に有機EL素子16に流れる電流値のばらつきを抑えることができる。

また、図8の画素回路構成と実施の形態1で示した図1の画素回路構成とを比較すれば判る通り、本実施の形態2に係る構成では、スイッチ用TFTやコンデンサをソースドライバ回路側に配置するので、ボトムエミッション構成(TFT素子を形成した透明基板側に光を放出する構

10

15

20

成)の表示装置において、画素当たりに配置できる有機EL素子の面積を大きくできるといった効果が得られる。

この結果、有機EL素子の単位面積当たりの発光輝度が抑えられるので、有機EL素子の輝度半減寿命を延ばすことができる。

また、トップエミッション構成(TFT素子を形成した透明基板とは 反対側に光を放出する構成)において画素に配置する素子数が増えない ので、従来技術と同様なサイズまで画素サイズを小さくできる。

その結果、上記期間(6 t 1~10 t 1)、信号線T j はOF F 電位となるので、図10の5.01~5.56 m s に示すように、有機E L 素子16を流れる電流値をほぼ0とできる。

このシミュレーション結果と従来の図25のシミュレーション結果とを比較すれば、図8に示す回路構成において、スイッチ用TFT21を用いることで、有機EL素子16を流れる電流値を0に近づけることができることが判る。その結果、表示装置のコントラストを向上することができるので好ましい。

〔実施の形態3〕

本実施の形態3では、本発明に係る第1の特徴的構成を画素回路およびソースドライバ回路において適用した場合の第2の例について説明する。

WO 2004/088623 PCT/JP2003/014042

本実施の形態3に係る表示装置も、本発明の特徴的構成部分を、画素 回路とソースドライバ回路とに分割して配置した構成である。このため、 上記表示装置は、実施の形態2と同様に図7に示すような構成となり、 ここではその説明を省略する。

上記表示装置において、本発明の特徴的構成を含む画素回路 A i j と ソースドライバ回路 5 0 の出力段であるソースドライバ出力端回路 D j との構成を図 1 1 に示す。

5

10

15

20

本実施の形態3に係る表示装置では、図11に示すように、画素回路 Aijの構成において、実施の形態2で示した図8の画素回路構成の3 本の制御配線Gi, Wi, Riの代わりに1本のゲート配線Giを用い、p型TFTであるスイッチ用TFT14の代わりにn型TFTであるスイッチ用TFT14、を用いている。すなわち、図11に示す画素回路 Aijでは、スイッチ用TFT13, 15, 14、がゲート配線Giにより駆動される。

また、電源配線 V s をソース配線 S j に平行な状態から、ゲート配線 G i に平行な状態に変更している。その他の点では図11の回路は図8の回路と同じなので、ここではその詳しい説明は省略する。

上記表示装置の画素回路Aijおよび出力端回路Djにおける動作を、制御配線Gi, Cj, Ej, Bjおよびソース配線Sjの動作タイミングを示す図12を参照して以下に説明する。

本実施の形態3に係る駆動方法では、画素回路Aijの選択期間のうち、時間t1~5t1で、ゲート配線Giの電位をHigh(GH)として、スイッチ用TFT13をOFF状態とし、スイッチ用TFT14',15をON状態とする。

10

15

20

この期間、駆動用TFT11のゲート端子が信号線Tjと接続し、駆動用TFT11のゲート端子に第1コンデンサ12, 第2コンデンサ25が接続された状態となる。

これと前後し、出力端回路Djでは、第1の期間(時間t1~2t 1)において制御配線Cjの電位をHighとして、スイッチ用TFT 22,23をON状態とする。この結果、駆動用TFT11のゲート端 子とドレイン端子とが、スイッチ用TFT15,22,14°を通じて 接続される。また、第2コンデンサ25の第2端子は所定電圧線Vaへ 接続される。

そして、電源配線 V s から駆動用 T F T 1 1 1 , スイッチ用 T F T 1 4 , ソース配線 S j を通して電流出力端 I j より一定電流を引き抜く。このときのソース配線 S j の電位は、時間 2 t 1 において制御配線 C j の電位を L o w としてスイッチ用 T F T 2 2 , 2 3 を O F F 状態とすることにより、第1コンデンサ12および第2コンデンサ25を用いて保持される。

このとき、第1コンデンサ12および第2コンデンサ25により、駆動用TFT11のゲートでは、該駆動用TFT11の閾値電圧・移動度を補償し、第2コンデンサ25の第2端子電位がVaのとき、先の一定電流(上記第1の期間で駆動用TFT11のソース・ドレイン間に流れた電流)が流れるような電位が保持される。

次に、第2の期間(時間3t1~4t1)では、制御配線Bjの電位をHighとして、スイッチ用TFT24をON状態とする。この結果、第2コンデンサ25の第2端子は、スイッチ用TFT24,14'を通じて駆動用TFT11のドレイン端子と接続される。

10

15

20

このとき、電源配線Vsから駆動用TFT11,スイッチ用TFT14,ソース配線Sjを通して電流出力端Ijより所望の電流が流される。これにより、上記第2の期間では、駆動用TFT11の閾値電圧・移動度に依らず、駆動用TFT11のソース・ドレイン間電位を概ね一定とした状態で、駆動用TFT11に所望の電流を流すようそのゲート・ソース間電位を設定できる。

この第2の期間での駆動用TFT11のソース・ゲート間電位は、その後、時間4t1で、制御配線Bjの電位をLowとし、スイッチ用TFT24をOFF状態とすることで、第2コンデンサ25に保持される。

その後、時間5t1で、ゲート配線Giの電位をLowとしてスイッチ用TFT15をOFF状態とすることで第1コンデンサ12と信号配線Tjとの電気的接続を遮断し、このときの信号配線Tjの電位を第1コンデンサ12へ保持する。同時に、スイッチ用TFT14、をOFF状態とすることで駆動用TFT11のドレイン端子とソース配線Sjとの電気的接続を遮断すると共に、スイッチ用TFT13をON状態として、駆動用TFT11から有機EL素子16へ電流を流す状態とする。

以上で、画素回路Aijの選択期間が終わり、次の画素回路A(i+1)jの選択期間になる。

上記図11に示す画素回路構成およびソースドライバ回路の出力端回路構成を用いて、有機EL素子16を流れる電流値をシミュレーションで求めた結果を図13に示す。

図13におけるシミュレーションでは、0. 55 m s 毎に選択期間が来るよう設定し、最初の時間0. 06 m s \sim 0. 61 m s の間でソース配線Sj へ電流値0. 1 μ Aが流れるよう設定した。それ以降は時間0.

10

1.5

20

 $5.5 \, \mathrm{m} \, \mathrm{s}$ 毎に、ソース配線 $\mathrm{S} \, \mathrm{j}$ ~流れる電流値を O . $1 \, \mu$ A 刻みで O . $9 \, \mu$ A まで増加させ、その後 O に戻し、再度 O . $1 \, \mu$ A 刻みで増加させている。

本実施の形態3に係るシミュレーション結果と従来の技術で示した図25のシミュレーション結果とを比較すれば判る通り、本実施の形態3のように画素回路Aijにおける制御配線を減らした構成でも、駆動用TFT11の閾値電圧・移動度のばらつきの影響を弱め、非選択期間に有機EL素子16に流れる電流値のばらつきを抑えることができる。

また、本実施の形態3に係る図11の画素回路構成と実施の形態2で示した図8の画素回路構成とを比較すれば判る通り、本実施の形態3では制御配線Giが1本だけで済むので、ボトムエミッション構成(TFT素子を形成した透明基板側に光を放出する構成)の表示装置において、画素当たりに配置できる有機EL素子の面積をより大きくでき、有機EL素子の輝度半減寿命を延ばすことができるので好ましい。

[実施の形態4]

本実施の形態 4 では、本発明に係る第 2 の特徴的構成をソースドライ バ回路において適用した場合の例について説明する。

本実施の形態 3 に係る表示装置において、ソースドライバ回路の出力段である電流出力回路 F j の構成を図 1 4 に示す。上記電流出力回路 F j における出力端子 I j は、例えば、図 1 に示すソース配線 S j や、図 8 および図 1 1 に示す電流出力端 I j へ接続されるものである。

上記電流出力回路Fjは、アクティブ素子である駆動用TFT31の ゲート端子(電流制御端子)に第1コンデンサ32および第2コンデン サ33の一方の端子(第1端子とする)が接続された構成である。また、

10

15

30

第1コンデンサ32におけるもう一方の端子(第2端子とする)および 駆動用TFT31のドレイン端子(電流出力端子)は共通電極Vcom に接続されている。

この駆動用TFT31のゲート端子とTFTのソース端子(電流入力端子)との間には、スイッチ用TFT34およびスイッチ用TFT35が直列に配置されている。

また、第2コンデンサ33のもう一方の端子(第2端子とする)と所定電圧線Vbの間にはスイッチ用TFT36が配置され、第2コンデンサ33の第2端子と駆動用TFT31のソース端子との間にはスイッチ用TFT37とスイッチ用TFT35とが直列に配置されている。

さらに、電流出力回路Fjの出力端子Ijと駆動用TFT31のソース端子の間にはスイッチ用TFT38が配置されている。

このスイッチ用TFT34、36のゲート端子には制御配線DCjが接続され、スイッチ用TFT37、35、38のゲート端子には制御配線DPj、DWj、DRjがそれぞれ接続されている。

上記表示装置のソースドライバ回路における電流出力回路Fjにおける動作を、制御配線DRj, DWj, DCj, DPj, および共通電流配線Icomの動作タイミングを示す図15を参照して以下に説明する。

本実施の形態4に係る駆動方法では、電流設定期間である時間t1~5t1の間に、制御配線DRjの電位をLowとしてスイッチ用TFT38をOFF状態とし、制御配線DWjの電位をHighとしてスイッチ用TFT35をON状態とする。

そして、第1の期間(時間 t 1 \sim 2 t 1)では、制御配線DCjの電位をHighとして、スイッチ用TFT34,36をON状態とする。

WO 2004/088623

5

10

15

20

この結果、駆動用TFT31のゲート端子とソース端子とは、スイッチ用TFT34,35を通じて電気的に接続される。また、第2コンデンサ33の第2端子は、スイッチ用TFT36を通じて所定電圧線Vbへ接続される。このとき、共通電流配線Icomからスイッチ用TFT35,駆動用TFT31を通して共通電極Vcomへ一定電流を流す。

そして、上記第1の期間での共通電流配線Icomの電位を第1コンデンサ32および第2コンデンサ33を用いて保持するため、時間2t 1において制御配線DCjの電位をLowとし、スイッチ用TFT34, 36をOFF状態とする。

このとき、第1コンデンサ32および第2コンデンサ33により、駆動用TFT31のゲートでは、該駆動用TFT31の閾値電圧・移動度を補償し、第2コンデンサ33の第2端子電位がVbのとき、先の一定電流(上記第1の期間で駆動用TFT31のソース・ドレイン間に流れた電流)が流れるような電位が保持される。

次に、第2の期間(時間3t1~4t1)では、制御配線DPjの電位をHighとして、スイッチ用TFT37をON状態とする。この結果、第2コンデンサ33の第2端子は、駆動用TFT31のソース端子とスイッチ用TFT37,35を通じて接続される。このとき、共通電流配線Icomからスイッチ用TFT35,駆動用TFT31を通じて共通電極Vcomへ所望の電流が流される。

これにより、上記第2の期間では、駆動用TFT31の閾値電圧・移動度に依らず、駆動用TFT31のソース・ドレイン間電位を概ね一定とした状態で、駆動用TFT31に所望の電流を流すようゲート・ドレイン間電位が設定できる。

10

15

20

この第2の期間での駆動用TFT31のゲート・ドレイン間電位は、時間4t1で、制御配線DPjの電位をLowとし、スイッチ用TFT37をOFF状態とすることで、第1コンデンサ32および第2コンデンサ33に保持される。

その後、時間5 t 1 で、制御配線DWjの電位をLowとしてスイッチ用TFT35をOFF状態とし、共通電流配線Icomと駆動用TFT31のソース端子との電気的接続を遮断する。さらに、制御配線DRjの電位をHighとしてスイッチ用TFT38をON状態とすることで、電流出力端子Ijから駆動用TFT31へ所望の電流を流す状態とする。

以上で、この電流出力回路Fjの選択期間が終わり、次の電流出力回路Fj+1の電流設定期間となる。

上記電流出力回路Fjの選択期間において、駆動用TFT31の閾値電圧・移動度を以下の表3の条件で変化させ、駆動用TFT31のソース・ドレイン間電圧Vsdとゲート・ドレイン間電圧Vgdとをシミュレーションした結果を図16に示す。

〔表 3〕

	Ioled(1)	Ioled(2)	Ioled(3)	Ioled(4)	Ioled(5)
	Vgd(1)	Vgd(2)	Vgd (3)	Vgd(4)	Vgd(5)
	Vsd(1)	Vsd(2)	Vsd(3)	Vsd(4)	Vsd(5)
閾値電圧	平均值	上限	下限	上限	下限
移動度	平均値	上限	下限	下限	上限

10

15

20

図16では、時間0.61~0.62msが上記第1の期間に相当する。図16から判るとおり、この期間では駆動用TFT31のソース・ドレイン間電位Vs d (1)~(5)とソース・ゲート間電位Vs g (1)~(5)とは一致している。

また、図16では、時間0.63~0.64msが上記第2の期間に相当する。図16から判るとおり、この期間では駆動用TFT31のソース・ドレイン間電位Vsdは、駆動用TFTの閾値電圧・移動度の条件の違いに依らず、ほぼ同じ値となっている。

すなわち、上記第2の期間では、共通電流配線Icomからスイッチ用TFT35,駆動用TFT31を通じて共通電極Vcomへ所望の電流を流すので、駆動用TFTの閾値電圧・移動度のばらつきに依らず、駆動用TFT31のソース・ドレイン間電位が一定となる条件で駆動用TFT31のゲート・ドレイン間電位Vgdを設定できる。

この結果、駆動用TFT31の閾値電圧・移動度に依らず、駆動用TFT31のソース・ドレイン間電位が等しければ、概ね一定の電流を流すことができる電流出力回路が実現できる。

その後、電流出力回路Fjの読み出し期間となるが、図16のシミュレーションでは、この電流出力端子Ijと電源配線Vsとの間に有機EL素子の代わりに抵抗を配置したが駆動用TFT31の出力電流値がほぼ一定であるため、この読み出し期間で駆動用TFT31のソース・ドレイン間電圧Vsdは、ほぼ一定となる。

このとき、上記表3に示した5つの駆動用TFT31の閾値電圧・移動度条件を用いて駆動用TFT31の電流値ばらつきをシミュレーションした結果を図17に示す。

10

15

20

図17のシミュレーション結果から判る通り、本実施の形態4に係るソースドライバ回路を用いれば、駆動用TFT31の閾値電圧・移動度のばらつきによる、駆動用TFT31を流れる電流値のばらつきを抑える(図17の時間3.6 m s で電流値のばらつきは1.05~1.15 μ Aの範囲、即ち9%のばらつき範囲に収まっているので)効果がある。特に、出力電流が0.8 μ A までは駆動用TFT31の閾値電圧・移動度のばらつきに依らず、ほぼ均一な電流値が得られている。

ところで、本発明の特徴的構成をソースドライバ回路として用いる場合、さらにその構成を画素回路においても本発明の特徴的構成を用いることが好ましい。以下にその例を説明する。

すなわち、図14のソースドライバ回路の電流出力端子 I j に実施の 形態1で示した図1の画素回路を接続し、その効果をシミュレーション により調べてみた。

まず、上記図14および図1に与える各制御端子の信号タイミングを 図18のようにする。

この駆動タイミングを用いて図14の駆動用TFT31のソース・ドレイン間電位Vsdとソース・ゲート間電位Vsgをシミュレーションで調べた結果を図19に示す。

10

15

20

図19においては、時間0.61~0.65msが図14のソースドライバ回路の駆動用TFT31の電流設定期間に相当し、時間0.70~0.75msが図1の画素回路の選択期間に相当する。

また、時間 0. 6 1 ~ 0. 6 2 m s がソースドライバ回路の駆動用T F T 3 1 の第 1 の期間に相当するが、この時、駆動用 T F T 3 1 のソース・ドレイン間電位 V s d と がート・ドレイン間電位 V g d とは一致している。

次に、時間0.63~0.64msがソースドライバ回路の駆動用TFT31の第2の期間に相当するが、この時、駆動用TFT31のソース・ドレイン間電位Vsdは、駆動用TFT31の閾値電圧・移動度に依らず一致する。

次に、時間 0.71~0.72 m s が画素回路の第1の期間に相当する。このとき、ソースドライバ回路の駆動用TFT31のソース・ドレイン間電位 V s d が、画素回路の駆動用TFT1の閾値電圧・移動度のばらつきによりばらついている。その結果、ソースドライバ回路の駆動用TFT31の出力電流もばらつく。

しかし、画素回路の第2の期間に相当する時間 0.73~0.74 m s では、画素回路の駆動用 T F T 1 の 閾値電圧・移動度に依らず、ソースドライバ回路の駆動用 T F T 3 1 のソース・ドレイン間電位 V s d が 一致する。その結果、図 2 0 に示すように、画素回路に配置した有機 E L 素子 6 を流れる電流値のばらつきは抑えられる。

なおこの場合、ソースドライバ回路の電流読み出し時のソース電位は上記所定電圧線の電位 V b であることが好ましい。そのためには、上記画素回路の所定電圧線電位 V a と上記所定電圧線電位 V b とを同じにす

れば良い。

5

10

15

20

このように本発明の特徴的構成部分は、ソースドライバ回路の電流出力回路として用いることもできるし、画素回路で用いることもできる。何れの回路構成で用いても、本発明は駆動用TFTの閾値電圧・移動度に依らず、駆動用TFTへ所望の電流を流す効果がある。

また、図23のようにソースドライバ回路から電流を入力するときは、これと共に用いるソースドライバ回路側において、図21に示すように、用いるTFT31、および34、~38、をすべてp型TFTで構成することが好ましい。

なお、図21の回路構成は、駆動用TFT31'のソース端子が電源 配線Vsと繋がっており、駆動用TFT31'から電流が出力される本 発明の第1の構成をソースドライバ回路へ適用した例となる。

[実施の形態5]

本実施の形態5では、本発明に係る第1の特徴的構成を画素回路およびソースドライバ回路において適用した場合の第3の例について説明する。

本実施の形態5に係る表示装置も、本発明の特徴的構成部分を、画素 回路とソースドライバ回路とに分割して配置した構成である。このため、 上記表示装置は、実施の形態2と同様に図7に示すような構成となり、 ここではその説明を省略する。

上記表示装置において、本発明の特徴的構成を含む画素回路 A i j と ソースドライバ回路 5 0 の出力段であるソースドライバ出力端回路 D j との構成を図 3 1 に示す。

本実施の形態5に係る表示装置では、上記図31に示すように、ソー

10

15

20

ス配線Sjとゲート配線Giとが交差する領域に画素回路Aijが配置され、各画素回路Aijには、アクティブ素子である駆動用TFT41と電気光学素子である有機EL素子48と第1のスイッチ用トランジスタであるスイッチ用TFT42と第1コンデンサ44と第2コンデンサ45とが配置されている。この駆動用TFT41と有機EL素子48とは、電源配線Vsと共通配線Vcomとの間に直列に配置されている。

そして、駆動用TFT41のゲート端子(電流制御端子)には第1コンデンサ44および第2のコンデンサ45のそれぞれにおける一方の端子(第1端子とする)が接続され、第1コンデンサ44のもう一方の端子(第2端子とする)は駆動用TFT41のソース端子(電流入力端子)および電源配線Vs へ接続されている。

また、駆動用TFT41のゲート端子(電流制御端子)とソース配線 Sjの間には第1のスイッチ用トランジスタであるスイッチ用TFT4 2が配置されている。

更に、ソース配線Sjと平行に第3の配線である信号線(接続配線) Tjが配置され、第2のコンデンサ45のもう一方の端子(第2端子とする)はスイッチ用TFT43を介して信号線Tjに接続されている。

さらに、駆動用TFT41のドレイン端子(電流出力端子)と有機E L素子48の陽極との間にはスイッチ用TFT46が配置されており、 駆動用TFT41とスイッチ用TFT46との間の接続点は、スイッチ 用TFT47を介してソース配線Sjと接続されている。

この画素回路Aijを構成するスイッチ用TFT42,43のゲート端子には各々制御配線Ci,Giが、スイッチ用TFT46,47のゲート端子には制御配線Wiが接続されている。

WO 2004/088623 PCT/JP2003/014042

5 5

ソースドライバ回路50では、複数の画素回路A1j~Anjに対応して1つの出力端回路Djが配置されている。この出力端回路Djは、図31に示すように、信号線Tjとソース配線Sjとの間に第2のスイッチ用トランジスタであるスイッチ用TFT51が配置されている。また、信号線Tjと所定電圧線Vaの間には第3のスイッチ用トランジスタであるスイッチ用TFT49が配置されている。

5

10

15

20

上記出力端回路Djにおいて、スイッチ用TFT49のゲート端子には制御配線Ccが接続され、スイッチ用TFT51のゲート端子には制御配線Bcが接続されている。

上記表示装置の画素回路Aijおよび出力端回路Djにおける動作を、制御配線Wi, Gi, Ci, Cc, Bcおよびソース配線Sjの動作タイミングを示す図32を参照して以下に説明する。

本実施の形態 5 に係る駆動方法では、画素回路 A i j の選択期間である時間 t 1~6 t 1 の間に、制御配線W i の電位をH i g h (GH) としてスイッチ用TFT 4 6 をOFF 状態とし、同時にスイッチ用TFT 4 7 をON状態とする。また、時間 t 1~5 t 1 の間に、制御配線 G i の電位をH i g h (GH) としてスイッチ用TFT 4 3 をON状態とする。

画素回路Aijの選択期間の第1の期間(時間t1~2t1)では、制御配線Ciの電位をHighとしてスイッチTFT42をON状態とし、駆動用TFT41のゲート端子をソース配線Sjに電気的に接続させる。これにより、駆動用TFT41のゲート端子とドレイン端子とが、スイッチ用TFT42,47を通じて電気的に接続され、電源配線Vsから駆動用TFT41,スイッチ用TFT47,ソース配線Sjを通し

10

15

20

て電流出力端Ijより一定電流が流れる。

また、時間 t 1 ~ 3 t 1 の間、出力端回路 D j の制御配線 C c の電位をH i g h として、スイッチ用 T F T 4 9 を O N 状態とする。この結果、第 2 コンデンサ 4 5 の第 2 端子は、スイッチ用 T F T 4 3 、信号線 T j , スイッチ用 T F T 4 9 を通じて所定電圧線 V a へ接続される。

その後、この時のソース配線Sj電位を第1コンデンサ44および第 2コンデンサ45を用いて保持するために、制御配線Ciの電位をLowとしてスイッチ用TFT42をOFF状態とする。

このとき、第1コンデンサ44および第2コンデンサ45により、駆動用TFT41のゲート端子電位は、該駆動用TFT41の閾値電圧・移動度に依らず、第2コンデンサ45の第2端子電位がVaのとき、先の一定電流(上記第1の期間で駆動用TFT41のソース・ドレイン間に流れた電流)が流れるような電荷が保持される。その後制御配線CcをLowとして、スイッチ用TFT49をOF状態とする。

次に、第2の期間(時間4t1~5t1)では、制御配線Bcの電位をHighとして、スイッチ用TFT51をON状態とする。この結果、第2コンデンサ45の第2端子は、スイッチ用TFT43,51,47を通じて駆動用TFT41のドレイン端子と接続される。このとき、電源配線Vsから駆動用TFT41,スイッチ用TFT47,ソース配線Sjを通じて電流出力端Ijより所望の電流が流される。

これにより、上記第2の期間では、駆動用TFT41の閾値電圧・移動度に依らず、駆動用TFT41のソース・ドレイン間電位が上記電位 Vs-Vaのとき、駆動用TFT41に上記電流(上記第1の期間で駆動用TFT41のソース・ドレイン間に流れた電流)を流すよう設定さ

10

15

20

れる。そして、駆動用TFT41へ所望の電流を流すことで、駆動用TFT41のソース・ドレイン間電位が概ね一定の条件で駆動用TFTのゲート・ソース間電位を設定できる。

この第2の期間での駆動用TFT41のゾース・ゲート間電位は、その後、時間5t1で、制御配線Giの電位をLowとし、スイッチ用TFT43をOFF状態とすることで、第1コンデンサ44および第2コンデンサ45に保持される。

その後、時間6t1で、制御配線Bcの電位をLowとしてスイッチ用TFT51をOFF状態とすることで信号線Tjとソース配線Sjとの電気的接続を遮断する。更に、制御配線Wiの電位をLowとしてスイッチ用TFT47をOFF状態とし、スイッチ用TFT46をON状態として駆動用TFT41から有機EL素子48へ電流を流す状態とする。

以上で、画素回路Aijの選択期間が終わり、次の画素回路A(i+1)jの選択期間になる。

上記図31に示す画素回路構成およびソースドライバ回路の出力端回路構成を用いて、有機EL素子48を流れる電流値をシミュレーションで求めた結果を図33に示す。

図 3 3 におけるシミュレーションでは、0.27ms 毎に選択期間が来るよう設定し、最初の時間 $0.30ms\sim0.57ms$ の間でソース配線 S j へ電流値 0.9μ Aが流れるよう設定した。それ以降は時間 0.27ms 毎に、ソース配線 S j へ流れる電流値を -0.1μ A刻みで 0 μ Aまで減少させ、その後再び 0.9μ Aに戻るよう設定した。

本実施の形態5に係るシミュレーション結果(特に時間0.30ms

WO 2004/088623 PCT/JP2003/014042

5 8

から1.9msの結果)と従来の技術で示した図25のシミュレーション結果とを比較すれば判る通り、本実施の形態5のようにソースドライバ出力端回路Djに第2のスイッチ用トランジスタと第3のスイッチ用トランジスタを配置した構成でも、駆動用TFT41の閾値電圧・移動度のばらつきの影響を弱め、非選択期間に有機EL素子48に流れる電流値のばらつきを抑えることができる。

[実施の形態6]

5

10

15

20

本実施の形態6では、本発明に係る第2の特徴的構成を画素回路において適用した場合について説明する。

本実施の形態6に係る表示装置は、図34に示すように、その各画素回路Aijにおいて、電源配線Vsと共通配線Vcomとの間に駆動用トランジスタである駆動用TFT63と電気光学素子である有機EL素子69とを直列に配置している。

駆動用TFT63のゲート端子(電流制御端子)は、第1のスイッチ用トランジスタであるスイッチ用TFT64を介してソース配線Sjと接続されている。また、駆動用TFT63のゲート端子には第1コンデンサ68および第2コンデンサ67のそれぞれにおける一方の端子(第1端子とする)が接続されている。第1コンデンサ68のもう一方の端子(第2端子とする)は、駆動用TFT63のドレイン端子(電流出力端子)および有機EL素子69の陽極へ接続されている。第2コンデンサ67のもう一方の端子(第2端子とする)は、第3のスイッチ用トランジスタであるスイッチ用TFT65を介して電源配線(所定電圧線)Vsに接続され、第2のスイッチ用トランジスタであるスイッチ用TFT66を介してソース配線Sjに接続されている。

10

15

20

スイッチ用TFT64およびスイッチ用TFT65のゲート端子は制御配線Ciに接続されており、スイッチ用TFT66のゲート端子は制御配線Giに接続されている。

駆動用TFT63のソース端子(電流入力端子)と電源配線Vsとの間にはスイッチ用TFT61が配置されており、該スイッチ用TFT61のゲート端子は制御配線Riに接続されている。駆動用TFT63とスイッチ用TFT61との間の接続点は、スイッチ用TFT62を介してソース配線Sjと接続されており、該スイッチ用TFT62のゲート端子は制御配線Wiに接続されている。

これら制御配線Ci, Gi, Wiのうち何れを第2の配線 (ゲート配線) としても良いし、これらスイッチ用TFT62, 64, 66のうち何れを選択用TFTとしても良い。

この回路構成では、駆動用TFT63のゲート端子は、スイッチ用TFT64、ソース配線Sjおよびスイッチ用TFT62を介して駆動用TFT63のソース端子へ接続される。また、第2コンデンサ67の第2端子は、スイッチ用TFT66、ソース配線Sjおよびスイッチ用TFT62を介して駆動用TFT63のソース端子へ接続される。

上記表示装置の画素回路Aijにおける動作を、制御配線Ri,Wi,Ci,Giおよびソース配線Sjの動作タイミングを示す図35を参照して以下に説明する。

本実施の形態6に係る駆動方法では、選択期間である時間0~6 t 1 の間に、制御配線Riの電位をHigh(GH)としてスイッチ用TFT61をOFF状態とし、時間t1~5 t 1 の間に制御配線Wiの電位をLow(GL)としてスイッチ用TFT62をON状態とする。

10

15

20

そして、第1の期間(時間 t 1~2 t 1)において、制御配線Ciの電位をLowとして、スイッチ用TFT64・65をON状態とする。この結果、駆動用TFT63のゲート端子とソース端子とはスイッチ用TFT64・62を通じて接続される。また、第2コンデンサ67の第2端子は、スイッチ用TFT65を通じて電源線(所定電圧線)Vsへ接続される。このとき、図示しないソースドライバ回路からソース配線Sj、スイッチ用TFT62、駆動用TFT63を通じて有機EL素子69へ向け一定電流が流される。

その後(時間2 t 1 以降)、制御配線 C i の電位を H i g h としてスイッチ用 T F T 6 4 ・ 6 5 を O F F 状態とする。このとき、上記第 1 の期間で設定されたソース配線 S j の電位は、第 1 コンデンサ 6 8 および第 2 コンデンサ 6 7 を用いて保持される。

次に、第2の期間(時間3t1~4t1)において、制御配線Giの電位をLowとして、スイッチ用TFT66をON状態とする。この結果、第2コンデンサ67の第2端子は、スイッチ用TFT66・62を通じて駆動用TFT63のソース端子と接続される。このとき、図示しないソースドライバ回路からソース配線Sj、スイッチ用TFT62、駆動用TFT63を通じて、有機EL素子69へ向け所望の電流が流れる。

上記第2の期間で設定された駆動用TFT63のドレイン・ゲート間電位は、その後(時間4t1以降)、制御配線Giの電位をHighとしスイッチ用TFT66をOFF状態とすることで、第1コンデンサ68および第2コンデンサ67に保持される。

その後、制御配線Wiの電位をHighとしてスイッチ用TFT62

10

15

20

をOFF状態として、制御配線Riの電位をLowとしてスイッチ用T FT61をON状態とする。

以上でこの画素回路Aijの選択期間が終わり、次の画素回路A(i+1)iの選択期間になる。

なお、図34に示すソースドライバ出力端回路Djでは、OFF電位線Voffとソース配線Sjとの間に第4のスイッチ用トランジスタであるスイッチ用TFT70が配置されている。

そしてこのスイッチ用TFT70のゲート端子には制御配線Ejが接続され、選択された有機EL素子69の電流値を0とする場合、図35に示されるように、上記第2の期間(9t1~11t1)で制御配線EjをHighとして、スイッチ用TFT70をON状態とする。このとき、ソース配線Sjとソースドライバの電流出力回路との接続をオープン状態として、OFF電位線Voffよりソース配線へOFF電位を供給する。

このOFF電位は共通電極電位Vcomと同等かより低い電位とするので、スイッチ用TFT62を通してこの電位が駆動用TFT63のソース電位となるか、またはスイッチ用TFT62がOFF状態となることで、駆動用TFT63のゲート電位がソース端子より放電され、駆動用TFT63のゲート電位は第1期間の電位より低下し、駆動用TFT63はOFF状態となる。

上記図34に示す画素回路構成およびソースドライバ回路の出力端回路構成を用いて、有機EL素子69を流れる電流値をシミュレーションで求めた結果を図36に示す。

図36におけるシミュレーションでは、1.08ms毎に選択期間が

WO 2004/088623 PCT/JP2003/014042

6 2

来るよう設定し、最初の時間 2. 30 m s \sim 3. 38 m s の間でソース 配線 S j \sim 電流値 1. 1 μ Aが流れるよう設定した。それ以降は時間 1. 08 m s 毎に、ソース配線 S j \sim 流れる電流値を \sim 0. 12 μ A刻みで 0 μ Aまで減少させ、その後再び 1. 1 μ Aに戻した。

本実施の形態6に係るシミュレーション結果と従来の技術で示した図25のシミュレーション結果とを比較すれば判る通り、本実施の形態6のように駆動用トランジスタの電流制御端子と電流入力端子を制御する構成でも、駆動用TFT63の閾値電圧・移動度のばらつきの影響を弱め、非選択期間に有機EL素子69に流れる電流値のばらつきを抑えることができる。

5

10

15

20

なお、図1の画素回路構成では第2コンデンサ7の第2端子へ所定電位 Vaを与えるため電源配線 Vaが配置されていた。しかし、本発明に係る第2の特徴的構成を画素回路において適用した場合、所定電位配線を電源配線 Vsと共通化できるので、図34に示したよう電源配線 Vaがなくても済む。

また、図37に示すように、本発明の手段を構成する駆動用TFT、第1コンデンサ、第2コンデンサ、第1スイッチ用トランジスタ、第2スイッチ用トランジスタ、および第3スイッチ用トランジスタの一部をソースドライバ回路側に配置することも可能である。

即ち、図37の画素回路構成Aijで、第1コンデンサ98が駆動用 TFT94のゲート・ドレイン間に配置され、駆動用TFT94のゲート端子とソース配線Sjの間には第1スイッチ用TFT95が配置され、 駆動用TFT94のゲート端子と信号線Tjの間には第2コンデンサ97とスイッチ用TFT93とが直列に配置されている。また、駆動用T

10

15

20

FT94のドレイン端子と共通電極Vcomの間には有機EL素子96が配置され、駆動用TFT94のソース端子と電源配線Vsとの間にはスイッチ用TFT91が配置され、駆動用TFT94のソース端子とソース配線Sjの間にはスイッチ用TFT92が配置されている。

また、ソースドライバ出力端回路Djでは、信号線Tjとソース配線Sjの間に第2スイッチ用トランジスタであるスイッチ用TFT100が配置され、信号線Tjと所定電圧線Vbの間には第3スイッチ用トラ

ンジスタであるスイッチ用TFT99が配置されている。

この画素回路Aij及びソースドライバ出力端回路Djを用いた駆動 タイミングは図31に示した画素回路同様、図32に示すようなものと なるので、その説明は省略する。

〔実施の形態 7〕

本実施の形態 7 では、本発明に係る第 2 の特徴的構成を画素回路およびソースドライバ回路において適用した場合の別の例について説明する。

本実施の形態7に係る表示装置も、本発明の特徴的構成部分を、画素 回路とソースドライバ回路とに分割して配置した構成である。このため、 上記表示装置は、実施の形態2と同様に図7に示すような構成となり、 ここではその説明を省略する。

上記表示装置において、本発明の特徴的構成を含む画素回路Aijと ソースドライバ回路50の出力段であるソースドライバ出力端回路Dj との構成を図38に示す。

本実施の形態7に係る表示装置では、上記図38に示すように、ソース配線Sjとゲート配線Giが交差する領域に画素回路Aijが配置され、各画素回路Aijには、アクティブ素子である駆動用TFT74と

10

15

20

電気光学素子である有機EL素子76と第1コンデンサ75とが配置されている。この駆動用TFT74と有機EL素子76とは、電源配線Vsと共通配線Vcomの間に直列に配置されている。

そして、駆動用TFT74のゲート端子(電流制御端子)には第1コンデンサ75の一方の端子(第1端子とする)が接続され、第1コンデンサ75のもう一方の端子(第2端子とする)は駆動用TFT74のドレイン端子(電流出力端子)および有機EL素子76の陽極へ接続されている。

また、この画素回路構成では、ソース配線Sjに平行に第3の配線である信号線Tjが配置され、駆動用TFT74のゲート端子はスイッチ用TFT73を介して信号線Tjに接続している。

さらに、駆動用TFT74のソース端子(電流入力端子)と電源配線 Vsとの間にはスイッチ用TFT71が配置されており、駆動用TFT74とスイッチ用TFT71との間の接続点は、スイッチ用TFT72 を介してソース配線Sjと接続されている。

この画素回路Aijを構成するスイッチ用TFT73, 72, 71の ゲート端子には各々制御配線Gi, Wi, Riが接続されている。

ソースドライバ回路 5 0 では、複数の画素回路 A 1 j ~ A n j に対応して1 つの出力端回路 D j が配置されている。この出力端回路 D j は、図 3 8 に示すように、信号線 T j に第 2 コンデンサ 8 0 の一方の端子(第 1 端子とする)が接続され、更に信号線 T j とソース配線 S j との間に第 1 のスイッチ用トランジスタであるスイッチ用 T F T 7 7 が配置されている。また、第 2 コンデンサ 8 0 のもう一方の端子(第 2 端子とする)と所定電圧線 V a の間には第 3 のスイッチ用トランジスタである

スイッチ用TFT78が配置され、第2コンデンサ80の第2端子とソース配線Sjとの間には第2のスイッチ用トランジスタであるスイッチ用TFT79が配置されている。さらに、信号線TjとOFF電位線Voffとの間には第4のスイッチ用トランジスタであるスイッチ用TFT81が配置されている。

5

10

15

20

上記出力端回路Djにおいて、スイッチ用TFT81のゲート端子には制御配線Ejが接続され、スイッチ用TFT77,78のゲート端子には制御配線Ccが接続され、スイッチ用TFT79のゲート端子には制御配線Bcが接続されている。

上記表示装置の画素回路Aijおよび出力端回路Djにおける動作を、制御配線Ri,Wi,Gi,Cc,Bc,Ejおよびソース配線Sjの動作タイミングを示す図39を参照して以下に説明する。

本実施の形態 7 に係る駆動方法では、画素回路Aijの選択期間である時間 0~6 t 1 の間に、制御配線Riの電位をHigh (GH) としてスイッチ用TFT 7 1をOFF状態とする。また、時間 t 1~5 t 1の間に、制御配線Wiの電位をLow (GL) としてスイッチ用TFT 7 2をON状態とする。これにより、駆動用TFT 7 4 のソース端子とソース配線 Sjが接続された状態を作る。

また、画素回路Aijでは、時間t1~4t1において、制御配線Giの電位をLowとしてスイッチ用TFT73をON状態とし、駆動用TFT74のゲート端子を信号線Tjと電気的に接続させる。これにより、駆動用TFT74のゲート端子に第1コンデンサ75および第2コンデンサ80が接続された状態を作る。

出力端回路Djでは第1の期間(時間t1~2t1)において、制御

10

15

20

配線Ccの電位をHighとして、スイッチ用TFT77,78をON 状態とする。この結果、駆動用TFT74のゲート端子とソース端子と が、スイッチ用TFT73,77,72を通じて電気的に接続される。 また、第2コンデンサ80の第2端子は、スイッチ用TFT78を通じ て所定電圧線Vaへ接続される。このとき、図示しないソースドライバ 回路からソース配線Sj,スイッチ用TFT72,駆動用TFT74を 通して有機EL素子76へ一定電流が流れる。

その後、制御配線Ccの電位をLowとしてスイッチ用TFT77, 78をOFF状態として、このときの信号線Tjの電位を第1コンデンサ75および第2コンデンサ80を用いて保持する。

このとき、第1コンデンサ75および第2コンデンサ80に貯められた電荷により、駆動用TFT74のゲートでは、該駆動用TFT74の関値電圧・移動度に依らず、第2コンデンサ80の第2端子電位がVaのとき、先の一定電流(上記第1の期間で駆動用TFT74のソース・ドレイン間に流れた電流)が流れるような電位が保持される。

次に、第2の期間(時間3t1~4t1)では、制御配線Bcの電位をHighとして、スイッチ用TFT79をON状態とする。この結果、第2コンデンサ80の第2端子は、スイッチ用TFT79,72を通じて駆動用TFT74のソース端子と接続される。このとき、図示しないソースドライバ回路からソース配線Sj,スイッチ用TFT72,駆動用TFT74を通して有機EL素子76へ所望の電流が流される。

これにより、上記第2の期間では、駆動用TFT74の閾値電圧・移 動度に依らず、駆動用TFT74のソース・ドレイン間電位が上記電位 Va-Vx (Vxは上記第2の期間における有機EL素子76の陽極電 位)のとき、駆動用TFT74に上記電流(上記第1の期間で駆動用TFT74のソース・ドレイン間に流れた電流)を流すよう設定される。 そして、駆動用TFT74へ所望の電流を流すことで、駆動用TFT74のソース・ドレイン間電位が概ね一定の条件で駆動用TFTのゲート・ソース間電位を設定できる。

5

10

15

20

この第2の期間での駆動用TFT74のドレイン・ゲート間電位は、 その後、時間4t1で、制御配線Giの電位をHighとし、スイッチ 用TFT73をOFF状態とすることで、第1コンデンサ75に保持される。

その後、時間5t1で、制御配線Bcの電位をLowとしてスイッチ用TFT79をOFF状態とすることで第2コンデンサ80とソース配線Sjとの電気的接続を遮断し、制御配線Wiの電位をHighとしてスイッチ用TFT72をOFF状態とすることで駆動用TFT74のソース端子とソース配線Sjとの電気的接続を遮断する。さらに、時間6t1で、制御配線Riの電位をLowとしてスイッチ用TFT71をON状態として駆動用TFT74から有機EL素子76へ電流を流す状態とする。

以上で、画素回路Aijの選択期間が終わり、次の画素回路A(i+1)jの選択期間になる。

また、図39における9 t $1\sim1$ 1 t 11に示す期間で、制御配線E j の電位をH i g h としてスイッチ用TFT81をON状態とし、信号線Tj \sim 0 F F 電位V o f f を供給することによって信号線TjをOF F 電位とすることで、非選択期間における有機E L 素子 76 の電流値をほぼ0とできる。またこの間、制御配線C c の電位はL o w,制御配線B

cの電位はHighとする。

この画素回路構成およびソースドライバ回路の出力端回路構成を用いて、有機EL素子76を流れる電流値をシミュレーションで求めた結果、実施の形態6と同様の結果を得た。

〔実施の形態8〕

5

10

15

30

本実施の形態8では、本発明に係る駆動方法の特徴的動作を説明する。 本実施の形態8の駆動方法は、実施の形態2で示したように本発明の構 特徴的構成部分を、画素回路とソースドライバ回路とに分割して配置し た構成において生じる問題点を解決するものである。先ずは、この問題 点について説明する。

実際の表示装置では、図8に示した画素回路Aijとソースドライバ出力端回路Djとの間に配置したソース配線Sj及び信号線Tjに浮遊容量が存在する。この浮遊容量の値を5pFと仮定して、図8の画素回路Aijの駆動用TFT11を流れる電流Ipとソース・ドレイン間電位Vsdとの変化をシミュレーションした結果を図40に示す。

即ち、図40では、時間0.992~1.080msまでが選択期間であり、この間は、制御配線RiをHighとしてスイッチ用TFT13をOFFとし、制御配線WiをLowとしてスイッチ用TFT14をONとする。また、時間0.992~1.024msまでが本発明の駆動方法の第1の期間であり、この期間は、ゲート配線GiをHighとしてスイッチ用TFT15をON状態とし、制御配線CjをHighとしてスイッチ用TFT122,23をON状態とする。

このことにより、駆動用TFT11のゲート・ドレイン間を短絡し、 ゲート端子にコンデンサ12,25を接続し、コンデンサ25の第2端

10 .

15

20

子を所定電圧線 V a に接続する。このとき、駆動用 T F T 1 1 のゲート・ソース間電位 V s d が安定するまでに 2 0 μ s 程度掛かっている。その後、制御配線 C j を L o w としてスイッチ用 T F T 2 2 , 2 3 を O F F 状態として、第 1 の期間を終了する。

また、時間1.034~1.074msまでが本発明の駆動方法の第 2の期間であり、この期間は、制御配線BjをHighとして、スイッ チ用TFT24をON状態とする。

このとき、第2のコンデンサ25の第2端子電位はVaに向かうので、このことにより駆動用TFT11のソース・ドレイン間電位はほぼVsーVaとなる。そして、このソース・ドレイン間電位をほぼ一定とした状態で、駆動用TFT11のソース・ゲート間電位を設定するので、駆動用TFT11の閾値電圧・移動度特性に依らず一定の電流を流すよう設定できる。このとき、駆動用TFT11のソース・ドレイン間を流れる電流Ipが安定するまでに30μs程度掛かっている。その後、ゲート配線GiをLowとして、スイッチ用TFT15をOFF状態として、選択期間を終了する。

その後の非選択期間では、時間1.096ms以降に示すように、駆動用TFT11の閾値電圧・移動度特性に依らず、駆動用TFT11の ソース・ドレイン間の電位Vsd及び駆動用TFT11のソース・ドレイン間を流れる電流Ipが一定となる。

なお、図40において示しているソース・ドレイン間電位 V s d (1) $\sim V s d$ (5)、およびソース・ドレイン間電流 I p (1) \sim (5)のそれぞれは、駆動用 T F T 1 1 の閾値電圧・移動度の特性を表 2 に示す条件で変化させた結果である。

10

15

20

このように、本駆動方法を用いれば、駆動用TFT11の閾値電圧・ 移動度ばらつきに依らず均一な電流が有機EL素子16へ与えられるの で、均一な表示が得られるといった効果がある。

しかしながら、そのために必要な選択期間は従来技術で示した図22 の画素回路構成よりも長くなる。即ち、図22の画素回路構成では、必 要な選択期間は図40の第1の期間だけで済むが、本発明の駆動方法で は図40の第1の期間と第2の期間とを必要とする。そこで、本発明の 駆動方法において選択期間を短くするためには、この第2の期間を短く する必要が生じる。

そのような駆動方法を実現するための回路構成を図41に示す。図4 1に示す回路構成は、図8同様、本発明の構成の第1の特徴的構成部分 を、画素回路Aijとソースドライバ出力端回路Djとに分割した構成 である。図41では、図8と同様の動作を行うコンデンサおよびTFT 等については、図8と同一の部材番号を付し、その詳細な説明は省略す る。

図41の回路構成では、上記ソース配線Sj及び信号線Tjに存在する浮遊容量をコンデンサ17,18として記載している。また、信号線TjにはTFT19,20からなる保護回路を設けている。

この保護回路は、n型TFT19を信号線Tjと電源配線Vsとの間に設け、p型TFT20を信号線Tjと共通配線Vcomとの間に設けたものである。またTFT19,20のゲート端子には各々電位DL,DHを与える。

このことにより、信号線Tjの電位がDL(正確には電位DL-TFT19の閾値電位)より低くなると、信号線Tjへ電源配線Vsから電

流が流れ、その電位がそれ以上低くならないように保護される。逆に信号線Tjの電位がDH(正確には電位DH+TFT20の閾値電位)より高くなると、信号線Tjから共通配線Vcomへ電流が流れ、その電位がそれ以上高くならないように保護される。

5

また、図41の回路構成では、第1のスイッチング素子であるスイッチ用TFT22と第3のスイッチング素子であるスイッチ用TFT23とのゲート端子配線を分離し、これらのゲート配線を各々制御配線Cc、Fcと接続する。その他、信号配線BjをBcとしている点に図8との違いがあるが、これは信号配線Bjをソース配線Sjによらない共通配線とすることを意味している。

この、図41の画素回路Aijおよび出力端回路Djにおける動作を、 制御配線Gi, Wi, Cc, Bc, Fc, Ejおよびソース配線Sjの 動作タイミングを用いて図42に示す。

15

10

即ち、画素回路Aijの選択期間である時間 t 1 ~ 8 t 1 の間に、制御配線Wiの電位をHigh (GH) としてスイッチ用TFT13をOFF状態とし、スイッチ用TFT14をON状態とする。

画素回路Aijでは、第1の期間(時間t1~4t1)において、制御配線Giの電位をHighとしてスイッチTFT15をON状態とし、駆動用TFT11のゲート端子を信号線Tjと電気的に接続させる。これにより、駆動用TFT11のゲート端子に第1コンデンサ12および第2コンデンサ25とが接続された状態を作る。

20

これと前後し、出力端回路Djでは、制御配線Ccの電位をHigh として、スイッチ用TFT22をON状態とする。また制御配線Fcの 電位もHighとしてスイッチ用TFT23をON状態とする。この結

10

15

20

果、駆動用TFT11のゲート端子とドレイン端子とが、スイッチ用TFT15,22,14を通じて電気的に接続される。また、第2コンデンサ25の第2端子は、スイッチ用TFT23を通じて所定電圧線Vaへ接続される。このとき、電源配線Vsから駆動用TFT11,スイッチ用TFT14,ソース配線Sjを通して電流出力端Ijより一定電流が流れる。

その後、このときのソース配線Sjの電位を第1コンデンサ12および第2コンデンサ25を用いて保持するために、時間4t1にて制御配線Ccの電位をLowとしてスイッチ用TFT22をOFF状態とする。

このとき、第1コンデンサ12および第2コンデンサ25により、駆動用TFT11のゲート端子では、該駆動用TFT11の閾値電圧・移動度に依らず、第2コンデンサ25の第2端子電位がVaのとき、先の一定電流(上記第1の期間で駆動用TFT11のソース・ドレイン間に流れた電流)が流れるような電位が保持される。

次に、第2の期間(時間5t1~7t1)では、制御配線Bcの電位をHighとして、スイッチ用TFT24をON状態とする。この結果、第2コンデンサ25の第2端子は、スイッチ用TFT24,14を通じて駆動用TFT11のドレイン端子と接続される。このとき、電源配線Vsから駆動用TFT11,スイッチ用TFT14,ソース配線Sjを通じて電流出力端Ijより所望の電流が流される。

しかしながら、図42に示す本駆動方法では、制御配線Fcを時間 t 1~6 t 1 までHighとして、第2の期間に入ってもスイッチ用TFT23をONとしている。このことにより、図9に示した駆動方法とは異なり、第2の期間である時間5t1~7t1のうち最初の5t1~6

10

15

20

t1の間も、第2コンデンサ25の第2端子へ所定電圧配線Vaより電圧が供給される。そして、この電流がソース配線Sjの電位をVaとする(駆動用TFT11は一定電流を流すようセットされているので、電源配線Vsと所定電圧配線Vaの間を流れる電流は上記一定電流のみとなる)。

このように、図42に示す駆動方法では、予めソース配線Sjの電位をVaとしてから、制御配線FcをLowとしてスイッチ用TFT23をOFFとする。そして、第2の期間の残り時間6t1~7t1でソース配線Sjの電位が駆動用TFT11の閾値電圧・移動度特性に合わせて変化し、駆動用TFT11のソース・ドレイン間電位が概ね一定の条件で駆動用TFTのゲート・ソース間電位を設定できる。

この第2の期間での駆動用TFT11のソース・ゲート間電位は、その後、時間7t1で、制御配線Giの電位をLowとし、スイッチ用TFT15をOFF状態とすることで、第1コンデンサ12に保持される。

その後、時間8t1で、制御配線Bcの電位をLowとしてスイッチ用TFT24をOFF状態とすることで第2コンデンサ25とソース配線Sjとの電気的接続を遮断し、制御配線Wiの電位をLowとしてスイッチ用TFT14をOFF状態、スイッチ用TFT13をON状態として駆動用TFT11から有機EL素子16へ電流を流す状態とする。

このように図42の駆動方法では、図9の駆動方法とは異なり、第2の期間である時間5 t 1~7 t 1 のうち最初の5 t 1~6 t 1 の間も、第2コンデンサ25の第2端子へ所定電圧配線Vaより電圧を供給する。このことにより、図43にそのシミュレーション結果を示すように、第2の期間の最初から駆動用TFT11のソース・ドレイン間電位Vsd

10

15

20

74

及び駆動用TFT11のソース・ドレイン間を流れる電流 I p がほぼー 定となる。

その後、駆動用TFT11の閾値電圧・移動度特性を補正するよう駆動用TFT11のソース・ゲート間電位Vsgが(それにつれて駆動用TFT11のソース・ドレイン間電位Vsdが)変位し、その電位をゲート配線GiをLowとすることで、第1コンデンサ12に保持し、非選択期間に駆動用TFT11の閾値電圧・移動度ばらつきに依らず均一な電流が有機EL素子16~与えられるようにする。

この、図43のシミュレーションにおいて、第2の期間は時間0.618 ~ 0.634 までの 16μ sであり、更にその最初の 8μ sの間、上記第2コンデンサ25の第2端子が所定電位配線Vaと短絡されていることを考えると、図9の駆動方法に比べ図42の駆動方法の方が第2の期間を短くできることが分かる。

更に、本発明の駆動方法では、第1の期間を駆動用TFT11のゲート・ソース間電位Vsdが安定するまで延ばす必要はない。

何故なら、本発明の画素回路構成で、第1の期間が終了した時に期待されるバラツキは従来技術の図22の画素回路構成と変わらない。そして、第2の期間でソース配線Si電位をVaとしている時も、概ね期待されるバラツキは従来技術の図22の画素回路構成と変わらない。その後、第2の期間でソース配線Si電位がVaから変化しているときのバラツキは従来技術の図22の画素回路構成よりも少なくなる。

したがって、駆動用TFT11のゲート・ソース間電位Vsdが多少ばらついた状態で第1の期間を終了しても第2の期間でそのばらつきを補正することにより、非選択期間に駆動用TFT11の閾値電圧・移動

10

15

20

度ばらつきに依らず均一な電流が有機EL素子16へ与えられるようにできる。

このように、本発明の駆動方法の好ましい駆動例では、第2期間の長さを短くし、必要とする選択期間を短くできるので、より多くのゲート配線Giを駆動でき、より多くの画素数を表示できるので、その効果は明らかである。

[実施の形態9]

上記図8の回路構成では選択時間が長くなるといった問題点を解決する別の手段として、本発明に係る第1の特徴的構成を適用した画素回路およびソースドライバ回路において、第2コンデンサを画素回路の近くに配置することが有効である。

そのような回路構成として、図44に示す画素回路Aijおよびソースドライバ出力端回路Djおよびその他の回路Bijがある。図44では、図8と同様の動作を行うコンデンサおよびTFT等については、図8と同一の部材番号を付し、その詳細な説明は省略する。

図44の回路構成では、2つの画素回路Aij, A(i+1) j毎に、第2のコンデンサ27およびスイッチ用TFT26から構成される1つのその他の回路Bijを配置する。そして、画素回路Aij, A(i+1) jの駆動用TFT11のゲート端子と第2コンデンサ27の第1端子との間にスイッチ用TFT25を配置する。

このことにより、駆動用TFT11のゲート端子と第2コンデンサ2 7とを繋ぐ配線を短くし、その配線の浮遊容量を抑え、第2コンデンサ 2 7の容量が小さくても充分な効果を上げることができるようになる。 即ち、図41の第2コンデンサ25の容量は2pF程度にしているのに

10

15

20

対し、図44の第2コンデンサ27の容量は第1コンデンサ12と同じ 1pFとしている。

この図44に示す回路構成の動作を、制御配線Gi, Wi, Pi, Gi+1, Wi+1, Fc, Bcおよびソース配線Si0動作タイミングを用いて図45に示す。

即ち、図45の駆動タイミングでは、画素回路Aijの選択期間である時間t1~8t1の間に、制御配線Wiの電位をHigh(GH)としてスイッチ用TFT13をOFF状態とし、スイッチ用TFT14をON状態とする。

そして、第1の期間(時間 t 1~4 t 1)において、ゲート配線 G i の電位を H i g h として、スイッチ用 T F T 2 5 を O N 状態とする。また、制御配線 F c の電位を H i g h として、ソースドライバ出力端回路 D j におけるスイッチ用 T F T 2 8 を O N 状態とする。更に、制御配線 P i の電位を H i g h として、スイッチ用 T F T 2 6 を O N 状態とする。

この結果、駆動用TFT11のゲート端子とドレイン端子とはスイッチ用TFT25・26・14を通じて電気的に接続される。また、第2コンデンサ27の第2端子は、信号線Tj,スイッチ用TFT28を通じて所定電圧線Vaへ電気的に接続される。そしてこのとき、電源配線Vsから駆動用TFT11、スイッチ用TFT14、ソース配線Sjを通じて、電流出力端Ijより一定電流が流れる。

その後(時間4 t 1 以降)、制御配線Piの電位をLowとしてスイッチ用TFT26をOFF状態とする。このとき、上記第1の期間で設定されたソース配線Sjの電位は、第1コンデンサ12および第2コンデンサ27を用いて保持される。

10

15

20

第2の期間 (時間 5 t 1 \sim 7 t 1) では制御配線Bcの電位をHighとして、ソースドライバ出力端回路Djにおけるスイッチ用TFT29をON状態とする。また、制御配線Fcは第2の期間の最初(時間 5 t 1 \sim 6 t 1) までHigh状態を保ち、ソース配線Sjの電位を所定電位Vaとする。

その後、第2の期間の残り(時間6 t 1~7 t 1)で駆動用TFT1 1のソース・ドレイン間を流れる電流 I p が安定するまで待ち、ゲート 配線 G i の電位を L o w として、スイッチ用TFT 2 7 を O F F 状態とする。その後、制御配線 B c の電位を L o w として、スイッチ用TFT 2 9 を O F F 状態として、画素 A (i+1) j の選択期間に入る。

即ち、図44の駆動タイミングでは、画素A(i+1) jの選択期間である時間 9 t $1 \sim 1$ 6 t 1 の間に、制御配線W i+1 の電位をH i g h (G H) としてスイッチ用TFT13をOFF状態とし、スイッチ用TFT14をON状態とする。

そして、第1の期間(時間9t1~12t1)において、ゲート配線 Gi+1の電位をHighとして、スイッチ用TFT25をON状態とする。また、制御配線Fcの電位をHighとして、スイッチ用TFT28をON状態とする。更に、制御配線Piの電位をHighとして、スイッチ用TFT26をON状態とする。

この結果、駆動用TFT11のゲート端子とドレイン端子とはスイッチ用TFT25・26・14を通じて接続される。また、第2コンデンサ27の第2端子は、信号線Tj,スイッチ用TFT28を通じて所定電圧線Vaへ接続される。そしてこのとき、電源配線Vsから駆動用TFT11、スイッチ用TFT14、ソース配線Sjを通じて、電流出力

端Ijより一定電流が流れる。

5

10

15

20

その後(時間12t1以降)、制御配線Piの電位をLowとしてスイッチ用TFT26をOFF状態とする。このとき、上記第1の期間で設定されたソース配線Sjの電位は、第1コンデンサ12および第2コンデンサ27を用いて保持される。

第2の期間(時間13t1~15t1)では制御配線Bcの電位をHighとして、スイッチ用TFT29をON状態とする。また、制御配線Fcは第2の期間の最初(時間13t1~14t1)までHigh状態を保ち、ソース配線Sjの電位を所定電位Vaとする。

その後、第2の期間の残り(時間14t1~15t1)で駆動用TFT11のソース・ドレイン間を流れる電流Ipが安定するまで待ち、ゲート配線Giの電位をLowとして、スイッチ用TFT27をOFF状態とする。

このように、2つの画素Aij, A(i+1) j 毎にその他の回路Bijを配置することで、本発明の手段を構成できる。

また、駆動用TFT11のゲート端子と第2コンデンサ27との間の配線を短くすることで、その配線の浮遊容量を抑え、第2コンデンサ27の容量が小さくても本発明の手段の効果(駆動用TFT11の閾値電圧・移動度特性のばらつきに依らず、駆動用TFT11から有機EL16へ与える電流を一定とする効果)を実現できる。

また、図1の画素回路構成に比べ、2つの画素Aij, A(i+1) j当たりに必要な第2のコンデンサ27およびスイッチ用TFT26の 数を減らせるので、その分開口率を増やせる等の効果がある。

上記各実施の形態において用いた有機ELは高分子有機ELである。

有機EL素子を低分子有機ELで形成するときはマスク蒸着が必要であるが、高分子有機ELで形成するときはインクジェットプロセスが用いられる。後者の場合、疎水性のバンクを形成し、その中に駆動用TFT毎に対応した親水性の穴を形成するが、この穴は必ずしも1画素毎に別れている必要はなく、複数のRGB各色画素が共通の穴に配置さていても良い。特に、穴をストライプ状に形成し、その両端に液的の受け皿を設ければ、RGBの画素ピッチに依らず、液的受け皿のサイズを決められるので好ましい。

10 産業上の利用の可能性

5

有機EL (Electro Luminescence) ディスプレイやFED (Field Emission Display) 等の電流駆動素子を用いた表示装置に適用でき、非選択期間の電流駆動素子を流れる電流値ばらつきを抑えて表示品位を向上させることができる。

10

15

20

8 0

請求の範囲

1. 電流駆動発光素子と、駆動用トランジスタとを含む表示装置において、

上記駆動用トランジスタの電流制御端子と電流出力端子との間に接続される第1スイッチ用トランジスタと、

上記駆動用トランジスタの電流制御端子に接続される第1コンデンサ と、

上記駆動用トランジスタの電流制御端子に一方の端子である第1端子が接続され、もう一方の端子である第2端子は、駆動用トランジスタの電流出力端子との間に第2スイッチ用トランジスタを介して接続され、かつ所定電圧線との間に第3スイッチ用トランジスタを介して接続されている第2コンデンサとを備えている表示装置。

2. 電流駆動発光素子と、駆動用トランジスタとを含む表示装置において、

上記駆動用トランジスタの電流制御端子と電流入力端子との間に接続される第1スイッチ用トランジスタと、

上記駆動用トランジスタの電流制御端子に接続される第1コンデンサ と、

上記駆動用トランジスタの電流制御端子に一方の端子である第1端子が接続され、もう一方の端子である第2端子は、駆動用トランジスタの電流入力端子との間に第2スイッチ用トランジスタを介して接続され、かつ所定電圧線との間に第3スイッチ用トランジスタを介して接続されている第2コンデンサとを備えている表示装置。

- 3. 上記第1コンデンサ、第2コンデンサ、第1スイッチ用トランジスタ、第2スイッチ用トランジスタ、および第3スイッチ用トランジスタからなる構成を、各画素回路毎またはソースドライバ回路毎に備えている特許請求の範囲第1項または第2項に記載の表示装置。
- 4. 上記第1コンデンサ、第2コンデンサ、第1スイッチ用トランジスタ、第2スイッチ用トランジスタ、および第3スイッチ用トランジスタからなる構成を、各ソースドライバ回路毎に備えていると共に、

15

20

各画素回路には、上記電流駆動発光素子の供給電流を制御するトラン ジスタを備えている特許請求の範囲第3項に記載の表示装置。

- 10 5. 上記第1コンデンサ、第2コンデンサ、第1スイッチ用トランジスタ、第2スイッチ用トランジスタ、および第3スイッチ用トランジスタがらなる構成は、一部が画素回路側、他の一部がソースドライブ回路を含む画素回路の外側に配置される特許請求の範囲第1項または第2項に記載の表示装置。
 - 6. 画素回路側に、電流駆動発光素子、駆動用トランジスタ、および 第1コンデンサを配置し、

ソースドライバを含む画素回路の外側に、第2コンデンサ、第1スイッチ用トランジスタ、第2スイッチ用トランジスタ、および第3スイッチ用トランジスタを配置すると共に、

- 上記駆動用トランジスタの電流制御端子と、第2コンデンサの第1端子とを接続する接続配線を備えている特許請求の範囲第5項に記載の表示装置。
- 7. 画素回路側に、電流駆動発光素子、駆動用トランジスタ、および第1コンデンサを配置し、

10

15

20

画素回路の外側に、第2コンデンサ、第1スイッチ用トランジスタを 配置し、

ソースドライバ側に第 2 スイッチ用トランジスタ、および第 3 スイッチ用トランジスタを配置すると共に、

上記第2コンデンサの第2端子と上記第2スイッチ用トランジスタ、 および第3スイッチ用トランジスタを接続する接続配線を備えている特 許請求の範囲第6項に記載の表示装置。

8. 画素回路側に、電流駆動発光素子、駆動用トランジスタ、第1ス イッチ用トランジスタ、第1コンデンサおよび第2コンデンサを配置し、 ソースドライバを含む画素回路の外側に、第2スイッチ用トランジス タ、および第3スイッチ用トランジスタを配置すると共に、

上記駆動用トランジスタの電流出力端子または電流入力端子と、第2 コンデンサの第2端子とを接続する接続配線を備えている特許請求の範 囲第5項に記載の表示装置。

9.さらに、OFF電位を供給するOFF電位線を備えており、

上記接続配線が、第4スイッチング用トランジスタを介してOFF電 位線に接続されている特許請求の範囲第6項または第8項に記載の表示 装置。

10. 電流駆動発光素子と、駆動用トランジスタとを含む表示装置の駆動方法において、

上記駆動用トランジスタの電流制御端子に第1コンデンサの一方の端子である第1端子が接続されており、

上記駆動用トランジスタの電流書き込み期間では、第1のコンデンサの第1端子に第2のコンデンサの一方の端子である第1端子が接続され、

第1の期間において、第2コンデンサの他方端子である第2端子を所定電圧線に接続し、上記駆動用トランジスタの電流制御端子と電流出力端子とを接続し、この時の上記駆動用トランジスタの電流制御端子電位を第1のコンデンサおよび第2コンデンサに保持し、

5

第2の期間において、上記駆動用トランジスタの電流制御端子と電流 出力端子との接続を遮断し、第2コンデンサの第2端子の接続を上記所 定電圧線との接続から上記駆動用トランジスタの電流出力端子との接続 に切り替え、上記駆動用トランジスタの電流制御端子電位を修正し、こ の時の上記駆動用トランジスタの電流制御端子電位を第1コンデンサに 保持し、

上記駆動用トランジスタの電流読みだし期間では、

上記第1コンデンサに保持された駆動用トランジスタの電流制御端子 電位によって、上記駆動用トランジスタの出力電流を制御する表示装置 の駆動方法。

15

10

11. 電流駆動発光素子と、駆動用トランジスタとを含む表示装置の駆動方法において、

上記駆動用トランジスタの電流制御端子に第1コンデンサの一方の端 子である第1端子が接続されており、

20

上記駆動用トランジスタの電流書き込み期間では、第1のコンデンサの第1端子に第2のコンデンサの一方の端子である第1端子が接続され、

第1の期間において、第2コンデンサの他方端子である第2端子を所定電圧線に接続し、上記駆動用トランジスタの電流制御端子と電流入力端子とを接続し、この時の上記駆動用トランジスタの電流制御端子電位を第1のコンデンサおよび第2コンデンサに保持し、

10

第2の期間において、上記駆動用トランジスタの電流制御端子と電流 入力端子との接続を遮断し、第2コンデンサの第2端子の接続を上記所 定電圧線との接続から上記駆動用トランジスタの電流入力端子との接続 に切り替え、上記駆動用トランジスタの電流制御端子電位を修正し、こ の時の上記駆動用トランジスタの電流制御端子電位を第1コンデンサに 保持し、

上記駆動用トランジスタの電流読み出し期間では、


上記第1コンデンサに保持された駆動用トランジスタの電流制御端子電位によって、上記駆動用トランジスタの入力電流を制御する表示装置の駆動方法。

12. 上記第2の期間において、第2コンデンサの第2端子の接続を上記駆動用トランジスタの電流出力端子と接続してから、上記所定電圧線との接続を切り離す特許請求の範囲第10項または第11項に記載の表示装置の駆動方法。


PCT/JP2003/014042


1/45


図1
















6/45

図6




7/45




8/45


図8



9/45




PCT/JP2003/014042 WO 2004/088623





11/45

図11



12/45





6.70 95.5 14.8 5.26 11.8 96.4 4.82 **4.67** 4.52 **4.37** 4.22 80.4 3.93 **87.£** 3.63 3.48 2.34 3.19

2.89

D.74 2.60 2.45 2.30 2.15 2.00 98.1 17.1 9G.1 14.1 1.26 1.12 76.0 28.0 79.0 25.0 85.0 6.2380.0


0

400

900

[An]I

200




1400

1000


1200


14/45


図14



15/45










PCT/JP2003/014042

18/45

図18








21/45


図21



PCT/JP2003/014042


22/45

図22





23/45


図23




24/45










27/45






29/45






31/45


図31




32/45

図32







34/45



35/45








PCT/JP2003/014042


37/45

図37





PCT/JP2003/014042

38/45



39/45






PCT/JP2003/014042


41/45

図41


WO 2004/088623




42/45




WO 2004/088623



44/45



45/45



INTERNATIONAL SEARCH REPORT

International application No. PCT/JP03/14042

A CLASSIFICATION OF SUBJECT MATTER					
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ G09G3/30, G09G3/28, G09G3/20, H05B33/14					
According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS	SEARCHED				
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ G09G3/30, G09G3/28, G09G3/20, H05B33/14					
Jitsı Kokai	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1926—1996 Toroku Jitsuyo Shinan Koho 1994—2004 Kokai Jitsuyo Shinan Koho 1971—2004 Jitsuyo Shinan Toroku Koho 1996—2004				
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)					
C. DOCU	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where ap		Relevant to claim No.		
Y A	JP 2002-351401 A (Mitsubishi 06 December, 2002 (06.12.02), Par. No. [0015]; Fig. 1 Par. Nos. [0015] to [0017]; Far. KR 2003001530 A & WO	igs. 1 to 2	1-5,9 10-12		
Y	JP 2003-76327 A (NEC Corp.), 14 March, 2003 (14.03.03), Par. Nos. [0023] to [0036]; E & KR 2003021149 A & EP & US 2003/043131 A1	Figs. 1 to 2 1291839 A2	1-9		
Y	WO 1998/048403 A1 (Sarnoff C 29 October, 1998 (29.10.98), Figs. 3 to 4 & EP 978114 A1 & US & UP 2002-514320 A	orp.), 6229506 B1	1-5		
Further documents are listed in the continuation of Box C. See patent family annex.					
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document of particular relevance; the claimed invention cannot be document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document of particular relevance; the claimed invention considered to involve an inventive step when the document of particular relevance; the claimed invention considered to involve an inventive step when the document of particular relevance; the claimed invention considered to involve an inventive step when the document of particular relevance; the claimed invention considered to involve an inventive step when the document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document of particular relevance; the claimed invention of the considered to involve an inventive step when the document of the considered to involve an inventive step when the					
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer			
Facsimile No.		Telephone No.			

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP03/14042

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 10-319908 A (Sarnoff Corp.), 04 December, 1998 (04.12.98), Par. Nos. [0037] to [0052]; Figs. 4 to 7 & KR 98081367 A & US 5952789 A	6-9
Y	JP 2003-58108 A (Sony Corp.), 28 February, 2003 (28.02.03), Par. Nos. [0042] to [0051]; Figs. 6 to 8 (Family: none)	6-9
		·
		·

電話番号 03-3581-1101 内線 3225

国際出願番号 PCT/JP03/14042 国際調査報告 発明の属する分野の分類(国際特許分類(IPC)) Int. Cl'G09G3/30, G09G3/28, G09G3/20, H05B33/14 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int. C1'G09G3/30, G09G3/28, G09G3/20, H05B33/14 最小限資料以外の資料で調査を行った分野に含まれるもの 1926-1996年 日本国実用新案公報 1971-2004年 日本国公開実用新案公報 1994-2004年 日本国登録実用新案公報 日本国実用新案登録公報 1996-2004年 国際調査で使用した電子データベース(データベースの名称、調査に使用した用語) C. 関連すると認められる文献 関連する 引用文献の 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 請求の範囲の番号 カテゴリー* IP 2002-351401 A (三菱電機株式会社) 2002.12.06 1-5, 9段落番号【0015】,図1 Y 10 - 12A 段落番号【0015】-【0017】, 図1-2 &KR 2003001530 A &WO 2002/075712 A1 □ パテントファミリーに関する別紙を参照。 x C欄の続きにも文献が列挙されている。 * 引用文献のカテゴリー の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって 「A」特に関連のある文献ではなく、一般的技術水準を示す 出願と矛盾するものではなく、発明の原理又は理論 「E」国際出願日前の出願または特許であるが、国際出願日 の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明 以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以 日若しくは他の特別な理由を確立するために引用する 上の文献との、当業者にとって自明である組合せに 文献(理由を付す) よって進歩性がないと考えられるもの 「O」口頭による開示、使用、展示等に言及する文献 「&」同一パテントファミリー文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 国際調査報告の発送日 17 2. 2004 国際調査を完了した日 02.02.2004 特許庁審査官(権限のある職員) 2 G 9707 国際調査機関の名称及びあて先 日本国特許庁 (ISA/JP) 橋本 直明

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

C (続き). 関連すると認められる文献				
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号		
Y	JP 2003-76327 A (日本電気株式会社) 2003.03.14 段落番号【0023】-【0036】, 図1-2 &KR 2003021149 A &EP 1291839 A2 &US 2003/043131 A1	1-9		
Y	WO 1998/048403 A1 (SARNOFF CORPORATION), 1998. 10. 29, FIG3-4 &EP 978114 A1 &US 6229506 B1 &JP 2002-514320 A	1-5		
Y	JP 10-319908 A (サーノフコーポレーション) 1998. 12. 04 段落番号【0037】-【0052】, 図4-7 &KR 98081367 A &US 5952789 A	6-9		
Y	JP 2003-58108 A (ソニー株式会社) 2003.02.28 段落番号【0042】-【0051】, 図6-8 (ファミリーなし)	6-9		